|
|||||
|
|
| 数字干涉仪测向实时鉴相技术 | |
| 引用本文： | 李莉,朱伟强.数字干涉仪测向实时鉴相技术[J].航天电子对抗,2005,21(2):51-52. |
| 作者姓名： | 李莉 朱伟强 |
| 作者单位： | 中国航天科工集团8511研究所,南京,210007;中国航天科工集团8511研究所,南京,210007 |
| 摘 要： | 数字式干涉仪测向体制中相位差信息在频域上提取,与传统的在时域提取相比能大大提高低信噪比条件下鉴相精度及对信号的适应能力。然而采用软件(DSP)实现算法,速度慢,容易丢失信息。采用FPGA技术实现数字鉴相算法,仿真结果表明:与采用DSP技术相比,运行时间提高了一个数量级。 |
| 关 键 词： | 数字式干涉仪 鉴相 现场可编程门阵列 FPGA |
| 修稿时间： | 2005年9月5日 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |