计算机高速缓冲存储器体系结构分析

通过对片外和片内高速缓冲存储器体系结构的总结与评价,着重分析了片内Cache与处理器核心部件、外部存储器之间的连接关系,并通过对于普林斯顿结构和哈佛结构的优缺点的讨论和分析可知,片内两级Cache结构中,一级Cache适用于哈佛结构,这样使得最接近处理器操作部件的Cache分开,消除数据引用和指令引用的冲突,远离操作部件的二级Cache则采用普林斯顿结构,可以动态调节指令和数据在其中的分配比例.这种综合的两级Cache体系结构,兼容了哈佛结构和普林斯顿结构的优势,弥补了二者的缺陷,充分发挥片内Cache的作用.     

多核处理器S698P-SOC的数据一致性

在多核和多处理器系统中,数据一致性是一个非常重要和关键的问题.影响数据一致性的设计主要包括3个方面:处理器体系结构,Cache算法和软件设计.本文介绍了S698P-SOC多核处理器的体系结构,Cache算法和数据一致性保持机制,讨论了一般情况下的数据一致性问题,介绍了硬件对软件数据一致性设计的支持,并给出了软件设计时的设计要点.相关的技术在工程实践中已经得到验证,获得了良好的效果.     

一个基于移动数据库的动态缓存失效算法

基于失效报告的缓存失效技术解决了数据一致性问题,但其消耗了大量的无线网络带宽。为了解决这一问题,提出了一种自适应动态缓存失效（ADCIA）算法。该算法根据当前状态自适应动态调节服务器广播模式,由制定的时间阈值和请求更新的客户数量来选择广播模式。通过模拟实验,该方法能减少带宽消耗及降低查询延迟。