全新ARINC 429总线控制器IP内核与芯片的设计

欧比特(珠海)软件工程有限公司是一家专业从事高性能嵌入式产品研发的高科技公司,产品主要应用于航空航天、工业自动化控制、消费电子类和嵌入式系统等领域.     

多Agent航天自主运行系统的模型描述

针对基于多Agent的航天自主运行系统,梳理了模型描述的内容和要求.为了满足多Agent之间协同规划以及Agent内部自主规划的要求,提出了活动和方案两级的规划系统描述模型.在活动一级建立与时间、资源的约束关系,实现Agent之间的规划分解、交互协商.以方案描述系统组成部分的运行状态,并通过方案衔接约束和能量参数的定义,使Agent具有局部优化和适应变化的能力.使用选择性约束和优先级等参数,使规划活动更为灵活和鲁棒.Agent知识描述语言使用类似C++的语法,使用预定义类和函数来实现规划知识的描述,方便实现过程性运算,易于扩展.通过规划模型描述的实例验证了描述语言的描述能力.模型语言的处理程序已经应用于仿真系统,可以针对应用场景进行仿真.     

一种遥感影像快速计算水面率的方法

为了有效去除阴影噪声对遥感影像水体提取的干扰,快速准确计算大区域范围内的水面率,本文提出基于GF6（高分六号卫星）影像,利用UWI（Urban Water Index,城市水体指数）并结合FROM-GLC10（Finer Resolution Observa-tion and Monitoring of Global Land Cover 10,全球陆地覆盖精细化观测与监测10）数据,通过求交计算和小碎斑删除实现水体提取结果的精细化,有效消除了阴影等噪声对水体提取的干扰,实现水面率的快速计算。本文选择中山市作为试验区,试验区域范围广、地物背景复杂,综合对比本文算法、NDWI（Normalized Water Index,归一化水体指数）算法和TSUWI（Two-Sted Urban Water Index,城市二类水体指数）算法,从定性与定量角度分析,结果表明：本文算法提取的水体连续完整、漏提和误提较少,可有效去除阴影、建筑、道路等噪声干扰,在总体精度、Kappa系数、错分误差、漏分误差等指标均取得了较好结果。利用UWI与FROM-GLC10数据相结合计算水面率具有可行性,为工程化、大面积、快速计算水面率提供了一种新的思路。     

S698PM宇航芯片的软件支持及信息处理性能测试

综述了面向宇航应用的S698PM宇航处理器芯片的软件支持,设计了嵌入式操作系统VxWorks的板级支持包BSP软件,分析了BSP包中多核的任务调度机制和中断管理。本文还给出了S698PM的性能测试数据,测试结果表明S698PM性能优越。最后通过一个FFT算法的应用实例展现了S698PM的并行计算处理能力。     

eCos操作系统针对并行S698P-SOC的启动初始化过程研究

实时操作系统eCos是一款嵌入式操作系统。eCos支持多核并行处理系统,但是对多核处理器存在一些限制。多核处理器S698P-SOC满足eCos对处理器的限制要求。eCos在S698P-SOC上的启动初始化过程包括主CPU的启动和从CPU的启动两部分。     

基于ActiveX的多Agent自主运行仿真系统

针对面向分布式航天器系统应用的多Agent自主运行系统仿真的需求,设计了分布式的自主运行仿真系统AgSimu.提出了以ActiveX组件来实现各种类型Agent的方法,以ActiveX容器应用程序实现Agent容器,完成对Agent的建模、配置、管理和通信,可以方便地构建不同结构的分布式多Agent组织,仿真它们的交互与协同工作.通过在Matlab/Simulink的S函数中使用ActiveX控件,实现了多Agent仿真系统与Simulink中的对象模型进行交互,从而可以实现多Agent自主运行系统的闭环控制仿真.     

多核处理器S698P-SOC的数据一致性

在多核和多处理器系统中,数据一致性是一个非常重要和关键的问题.影响数据一致性的设计主要包括3个方面:处理器体系结构,Cache算法和软件设计.本文介绍了S698P-SOC多核处理器的体系结构,Cache算法和数据一致性保持机制,讨论了一般情况下的数据一致性问题,介绍了硬件对软件数据一致性设计的支持,并给出了软件设计时的设计要点.相关的技术在工程实践中已经得到验证,获得了良好的效果.     

异构多核人工智能SoC芯片的低功耗设计

随着深空探测、载人航天、商业火箭和飞行器等各项航天任务的开展,各型号任务对硬件系统的智能化、可靠性、低功耗指标提出了更高的要求,作为系统“大脑”的SoC处理器亟需进行升级换代。本文综述了面向航天新任务应用的人工智能SoC芯片玉龙810,介绍了新一代国产自主可控、高智能、高可靠、低功耗SoC芯片的功能特点、关键技术,重点描述了玉龙810芯片的低功耗设计方法和实现结果,通过优化技术玉龙810芯片动态峰值功耗达到了低于5W的指标。玉龙810芯片采用多核异构架构,主要由4个SPARC V8核、8个GPU核和8个NNA核组成,片内通过AMBA3. 0总线实现模块的互联互通,片上还集成H. 264/H. 265,JPEC2000等片上外设。     

便携式1553B电缆测试系统的设计与实现

随着航空航天以及武器装备电子信息化程度的日益提高,1553B总线的地位也日益突出,应用也越来越广泛。如何对1553B总线系统的电缆网络特性以及终端通讯协议进行全面有效的测试评估是长期以来的一个重要课题。本文参照GJB5185.5-2004以及GJB289-97等标准,阐述了一种新型的便携式1553B电缆测试系统的设计和实现。     

Virtex4系列FPGA开发平台设计

介绍了基于Xilinx公司的Virtex4系列XC4VLX160开发的FPGA验证平台以及四核处理器在该平台上的应用,对FPGA模块设计、Ethernet模块设计、CAN总线模块设计、ARINC429模块设计,以及如何调试进行了详细说明.实践证明该FPGA开发平台可加快S698P并行处理芯片的研发进程.