一种通用的基四Viterbi算法的实现

文章使用基四的ACS单元来设计高速、低功耗Viterbi译码器。相对于基二的ACS单元,其复杂度提高了一倍。因此,针对于具体FPCA硬件实现,将算法进行了优化,使得更适合于硬件实现。实际结果表明,优化后的算法使得器件资源减少了,复杂度降低了,而且系统性能也得以提升。