一种多路通用基带处理硬件平台设计

介绍一种应用于各种信号体制的多路通用基带处理硬件平台的设计方案,并详细说明硬件平台的组成及性能。平台采用LVDS串行技术,大大提高了硬件集成度;同时采用低抖动时钟方案和LVPECL差分时钟,使得硬件平台的整体性能大幅度提升。最终,在较小面积的印制板上实现了16路数字接收通道,并包含了当前主流中央处理器DSP、两片大容量FPGA以及大容量外部存储器FLASH。方案可适用于处理较多输入信号的情况。