嫦娥四号着陆器数据管理系统设计特点与验证

为了解决深空中继链路信道受限情况下复杂密集信息流的高效传输问题,嫦娥四号设计实现了多信道、多模式、多码速率、长短帧相结合的数据传输机制,通过优化组合,充分利用信道资源,满足了不同飞行阶段的数据传输需求。同时通过自主运行策略降低中继链路的使用风险,确保中继链路故障情况下关键事件、关键分系统的安全性与可靠性。通过嫦娥四号飞行试验,验证该设计合理有效,为未来深空数管的设计实现提供了直接而有力的技术支持。     

卫星高功能密度综合电子系统设计

微小卫星综合电子系统承载了卫星大部分功能，是卫星任务处理和控制的中心，未来新的智能化应用、星群应用、通信服务等需求也将由卫星执行，对综合电子系统提出了新的要求。分析了国外典型小卫星综合电子系统，具有功能综合度高、多数功能集中在一台计算机中、卫星功能软件化的特点。设计了基于软件定义的综合电子系统一体化结构，硬件采用高度集成的模块化设计，软件采用分层和组件化设计，将系统功能进行分层，通过软件定义组件的方式实现各层功能和业务。高功能密度综合电子系统由一个通用化的高性能硬件平台和各种可加载的APP软件组成，除传统功能外，还可扩展自主任务管理、星间组网和载荷管理等功能，不仅使卫星的集成度和功能密度大幅提升，还能实现卫星功能重构，达到一星多用、一星多能的目的，有利于紧急时期卫星系统快速构建与应用，对于未来星座组网应用也具有一定意义。     

一种星载计算机秒中断间隔可控的校时方法

传统的星载计算机时间维护主要由软件实现，为了避免校时过程中秒中断间隔过小或过大，软件需要通过复杂的逻辑和算法对外部计时器Intel 82C54芯片进行多次操作才能实现一次校时，较容易出错，且占用CPU机时较多。随着未来航天器智能处理的任务越来越多，CPU机时越来越紧张，为了将CPU从繁琐的校时操作中解放，提出了一种基于FPGA的秒中断间隔可控的校时方法。通过FPGA逻辑电路设计星时计时器，利用秒中断间隔约束条件设计校时触发条件，当满足校时触发条件时，FPGA逻辑电路自动实现校时操作，很好地解决了校时过程中秒中断间隔过大或过小的问题，节约了CPU机时。该校时方法已在多台星载计算机上应用，取得了较好的效果。     

支持多核处理器的星载分区操作系统设计

针对星载处理器由单核向多核发展的趋势和当前没有针对航天应用的星载多核操作系统、卫星无法发挥多核处理器性能优势的问题,文章研究了适用于航天任务的星载多核分区操作系统。设计了一种支持多核处理器的星载操作系统结构,采用多核处理器动态调度和静态调度相结合的方法,实现了星载多核处理器高效实时调度与确定性调度。通过分区管理设计,实现分区间隔离与保护,避免软件问题扩散影响其他功能。该系统还具有支持星载应用(APP)动态加载、通过软件构件技术实现星载应用快速组装与集成的特点,可为航天任务应用多核处理器提供安全可靠的软件运行平台,满足未来航天新型任务和多核处理器的需求。