一种多目标跟踪数据处理器的设计

介绍了一种机载多目标跟踪数据处理器的实现算法．这个处理器是用专用数字信号处理芯片ＴＭＳ３２０Ｃ３０实现的，其输入的观测数据是由雷达视频回波信号经过数据采集、信号检测和目标参数提取后得到的测量数据．在实验室环境下，当信噪比为３：１时，此数据处理器在１００ｋｍ距离处的滤波估计误差为５０ｍ，方位估计误差达到半功率波束度宽的．     

步进频率单脉冲二维像成像仿真及用于识别的研究

探讨了单脉冲雷达三维成像的原理以及方法.通过计算机仿真,基于实验室实测的目标二维重点散射源图,获取了任意目标的二维像,并和ISAR三维成像作了比较.就二维图形数据的特征提取进行了有意义的探索,提出了一种数据合成的方法,在此基础上经过仿真实验,得到了较为理想的目标识别结果.     

神经网络与D-S理论结合的HRR识别研究

基于D-S(Dempster-Shafer)证据理论,比较和研究了相关数据和不相关数据的融合方法,分析了多传感器数据融合的算法:集中式融合算法和分布式融合算法.经过实验证明,执行分布式有反馈融合算法时的效果最好.然后利用该算法,提出了和线性内插神经网络相结合的识别方法.利用4种飞机的步进频率雷达的高分辨率一维距离像,将神经网络的识别结果作为证据分别送入传感器进行融合,进行识别研究.实验证明,与单纯利用神经网络的方法比较,目标的正确识别率得到了改善.     

SVM最优分类面相对位置的修正

通过放宽标准支持向量机(SVM,Support Vector Machines)中类别边界至分类面等间隔的约束,保持两类函数间隔之和不变的条件,在支持向量机思想框架下得出分类面依样本分布进行调整的新型支持向量机,其对偶形式与标准支持向量机完全相同,从而在理论上进一步完善了支持向量机.在此基础上,提出使类别的函数间隔正比于样本标准差的具体算法--方差修正法,达到最优分类面的相对位置依样本方差而调整之目的.从统计意义上来说,方差修正法在分类精度上有所提高,但计算量增加不多.     

合成孔径雷达数字信号处理机体系结构研究

回顾了机载合成孔径雷达数字信号处理的基本算法及其特点,选用了支持多种模式、适合 DSP处理的 Chirp Scaling算法。提出并设计了基于此算法的多处理机并行工作的 SAR处理机硬件体系结构。分析了此体系结构采用串行流水的合理性,介绍了各处理机的特点,给出了多处理机之间通讯的几种方法。     

阵列雷达中快速目标截获的几个关键问题研究

研究了阵列雷达中快速目标截获的两个关键问题:角度测量和角度预测.首先,从测角原理、要求的波位排布、鉴别特性和测角性能等几个方面研究了阵列雷达中快速目标截获的两种测角算法:幅度比较类单脉冲和幅度加权平均,提出了这两种算法在工程应用中的引导和非线性校正方法;然后,分析了利用跟踪滤波器的角度预测算法,提出了SDF跟踪滤波器;最后,在某阵列雷达仿真系统中进行了仿真研究.     

Research on the Relation Between the Seeker''''s Handover and the Geometrical Position of the Missile and the Target

 研究了雷达导引头的交班误差以及截获概率与交班时刻弹目几何位置的关系,提出了单个误差角的导引头天线指向角误差模型,它与两个误差角的导引头指向角误差模型相比可以更好地分析天线指向角误差,并得到使指向角误差最小的弹目几何位置;然后进一步得到使多普勒频率误差最小的弹目几何位置;给出了最终的截获概率的表达式,截获概率由目标处于导引头天线主波束的概率、目标回波多普勒频率落入接收机频带内的概率和目标的检测概率组成的;最后分析了一种典型的中末交班情况.     

空－空导弹投放系统误差与误差敏感度分析

空对空导弹发射控制参数的计算及其误差分析,是保证攻击有效性的重要环节。介绍了前置追踪攻击原理,给出了空空导弹发射控制参数的计算模型,建立了系统误差分析的仿真结构,提出用小扰动法来研究发射控制参数与扰动误差源的敏感关系,并进行了敏感度计算     

机载多目标跟踪系统模型和运动补偿

研究多目标跟踪技术在机载雷达应用中的特殊问题——坐标系的选择、载机运动的稳定与补偿。建立了数学模型 ,进行了仿真研究。研究结果表明 :载机运动的稳定与补偿是机载多目标跟踪中必须重视的问题 ,并得出基于 NED和 RHV的组合坐标系下的模型 ,在机载应用中有很好的性能。优点是易于解耦、避免了非线性、降低了计算量、且有较高的精度     

一种基于FPGA的超高速32k点FFT处理器

采用FPGA(Field Programmable Gate Arrays)实现了一个超高速的32k点的流水线FFT(Fast Fourier Transform)处理器.FPGA的工作频率为125MHz,可以处理连续的1Gs/s(1 Giga-samples per second)的复数数据.该FFT处理器主要基于二维分解算法,采用MDF(Multi-path Delay Feedback)流水线结构,并结合MDC(Multi-path Delay Commutator)及SDF(Single-path Delay Feedback)结构的特点.处理器的内存资源消耗相对MDC结构有所减少,而运算速度相对SDF结构有所提高.建立了处理器的算法和设计模型,并根据模型对处理器的3个组成模块进行了优化以减小资源消耗.利用VHDL语言在Xilinx ISE工具上进行了设计,FPGA的布局布线结果验证了设计的可行性.