基于视频数据的机场跑道外来物检测

提出了一种基于视频数据的机场跑道外来物(FOD,Foreign Object Debris)检测算法,该算法包括几何校正、背景差分、杂波抑制和伪装消除等4个步骤.其中,几何校正排除了摄像头轻微抖动造成的图像差异;背景差分利用每个像素对应的颜色向量信息,建立背景模型并进行定时更新;杂波抑制和伪装消除利用差分图像和原始图像信息,建立马尔科夫随机场和概率统计模型,在降低虚警的同时提高了检测率.将本算法应用于两组不同光照条件下获取的视频图像,检测不同形状和颜色的FOD目标;采用本算法对机场实测数据进行测试,验证了算法的有效性.     

找乐

《Listen To Clock》潘裕文2012年10月26日今年你一定都在听女歌手们的专辑。以及DIVA们背后的永厘一姐吴青峰,以及超越所有本土DIVA们的宇宙DIVA曲婉婷。那男歌手呢,除了林宥嘉和江南style你还听了谁?潘裕文的《听克拉克说》来的真是时候,拯救了以上无助的男歌手们。     

基于偏振约束的立体视频快速运动估计算法

分析了平行双目立体摄像系统的偏振约束特性,提出了一种基于偏振约束的立体视频快速运动估计算法.左通道和右通道分别作为基本层和增强层,对右通道结合视差估计和运动估计得到最优的运动矢量预测值初值,采用不同的运动搜索方法,确定右通道最终运动矢量.若最优的运动矢量预测值是由视差估计得到的左通道运动矢量,则根据偏振约束,左右通道图像对应编码块的运动矢量在垂直方向上的分量相等,因而右通道只在水平方向上进行小范围的运动估计搜索,从而大大降低了右通道运动估计的计算复杂度.实验结果表明,在相同条件下,采用该算法编码一帧图像的运动估计平均时间分别只有采用全搜索块匹配算法、钻石搜索法和三步搜索法的0.27,0.58和0.67倍,编码速度得到显著提高.     

基于DSP平台的机载高清视频编码器设计与实现

针对无人机(UVA)航拍对高清视频的需求,设计并实现了基于数字信号处理器(DSP)平台的MPEG-4高清视频编码器,具有体积小、功耗低和可靠性高的特点.根据DSP片内资源设计了存储器分配方案,优化了编码过程中的数据流传输,降低了数据访问对编码速度的影响.针对视频编码算法中复杂度较高的部分,采用了基于预测的运动估计,减少...     

基于梯度方向二值模式特征的飞机翼尖跟踪技术

研究基于视频图像分析与定位的飞机翼尖跟踪技术,为飞机地面移动提供安全保障.现有图像特征进行翼尖跟踪经常失效且计算效率低下,本文结合纹理和轮廓信息,提出以梯度方向二值模式( OG_ LBP)为特征的粒子滤波跟踪算法,降低特征维数的同时建立局部和全局的翼尖特征直方图描述,提高识别效果.同时,该算法在粒子滤波基本框架之下,结...     

基于FPGA的高清CCD视频信号预处理电路的设计

在高清CCD图像传感器KAI-2093和视频信号处理芯片AD9847工作原理的基础上,设计了高清CCD成像系统视频信号处理电路。选用FPGA器件作为硬件设计载体,使用VHDL语言对AD9847的初始化配置和驱动时序发生器进行了硬件描述。采用ISE10．1软件对所做的设计进行了功能仿真。仿真结果表明,所研制的高清CCD视频信号处理电路不仅可以满足高清CCD成像系统视频处理的要求,而且性能可靠,使用灵活。     

Flash视频技术在网络教学中的应用

针对网络视频技术在网络教学中逐渐得到了广泛的应用,然而视频的质量和视频的大小,以及在客户端支持的程度成为了视频在网络教学应用中的几大障碍.采用Flash视频技术,很好地解决了视频质量和视频大小之间的矛盾,以及客户端支持程度的问题,逐渐成为网络视频发布的良好解决方案.     

一种自适应的DWT域数字视频水印算法

提出一种基于小波变换域的自适应视频水印算法。算法先对视频信息进行场景分割,然后从各场景中选取待插入水印的帧序列,对各帧图象进行3D—DWT,并对低频子带进行小波块的划分,据小波块的分类结果自适应地调整嵌入水印的强度。     

基于AVStream视频采集卡驱动设计

介绍了基于CX23888的视频采集卡的设计原理,着重介绍了基于AVStream 的微驱动的体系架构,给出基于CX23888的视频卡Windows驱动的具体实现.包括AVStream微驱动和设备的初始化,DMA传输控制和中断服务,以及内核层过滤器的设计.     

基于FPGA的可变尺寸块运动估计高效结构

针对可变尺寸块运动估计(VBSME,Variable Block-Size Motion Estimation)的硬件结构在现场可编程门阵列(FPGA, Field Programmable Gate Array)上实现时消耗资源多且速度慢的问题,提出了一种面积和速度优化的VBSME硬件结构.其中,绝对差累加和(SAD,Sum of Absolute Differences)的计算采用基于随机存储器(RAM,Random Access Memory)的累加计算方式,比基于寄存器合并的方式节省了面积并增加了速度;通过采用脉动比较链而非总线结构,增强了多个SAD值的比较能力,并能高效地实现对部分差排除算法(PDE,Partial Difference Elimination)的支持.基于Virtex-II型FPGA器件,本结构消耗了2261个slice,时钟频率达到164MHz,在搜索窗口为16×16时可实时处理标清格式的视频.与同类设计相比,设计的面积可减少77%,速度增加218%,FPGA的硬件效率显著提升.