基于PowerPC8640的PCI-E总线接口设计

PCI-E总线因为其自身的特点和关键技术优势,被公认为下一代总线标准。PowerPC8640内部集成有PCI-E接口,同时本身是一款高性能的处理器。重点介绍了PowerPC8640集成的PCI-E接口的特征以及软件初始化流程,PowerPC8640的PCI-E接口作为主设备,设计了两种PCI-E从设备的实现方式：使用FPGA的PCI-E硬核和专用PCI-E转PCI的芯片PEX8112,实现PCI-E的通信。经加电试验,所有功能都已实现,表明采用PowerPC8640实现PCI-E的方法可行,而且简化了硬件设计和软件开发。     

机载固态硬盘的IDE接口设计

机载设备的数据处理往往需要大容量的固态存储器,目前大容量FLASH存储阵列和机载计算机之间的数据交换还没有形成统一的接口标准,接口设计也因为不同的设计者和应用场合而差异多样,这在一定程度上影响了FLASH存储阵列在机载数据存储中的发展和应用。在FLASH存储阵列和计算机主机数据传输的几种接口形式中,IDE接口具有实现技术较为简单、兼容性强等优点。采用FPGA设计并实现固态IDE接口,实现FLASH存储阵列和主机之间的数据传输,标准固态IDE接口的设计实现有助于促进FLASH大容量存储阵列的发展和应用。     

Design of an FPGA-based electronic flow regulator (EFR) for spacecraft propulsion system

This paper describes a scheme for electronically regulating the flow of propellant to the thruster from a high-pressure storage tank used in spacecraft application. Precise flow delivery of propellant to thrusters ensures propulsion system operation at best efficiency by maximizing the propellant and power utilization for the mission. The proposed field programmable gate array (FPGA) based electronic flow regulator (EFR) is used to ensure precise flow of propellant to the thrusters from a high-pressure storage tank used in spacecraft application. This paper presents hardware and software design of electronic flow regulator and implementation of the regulation logic onto an FPGA.     

A follow-up of in-orbit observations of radiation-induced effects in commercial of the shelf memories on-board Alsat-1

This paper presents a follow-up of the results of an 8-year study on radiation effects in commercial off the shelf (COTS) memory devices operating within the on-board data handling system of the Algerian micro-satellite Alsat-1 in a Low-Earth Orbit (LEO). A statistical analysis of single-event upset (SEU) and multiple-bit upset (MBU) activity in commercial memories on-board the Alsat-1 primary On-Board Computer (OBC-386) is given. The OBC-386 is an Intel 80C386EX based system that plays a dual role for Alsat-1, acting as the key component of the payload computer as well as the command and control computer for the micro-satellite. The in-orbit observations show that the typical SEU rate at Alsat-1’s orbit is 4.04 × 10⁻⁷ SEU/bit/day, where 98.6% of these SEUs cause single-bit errors, 1.22% cause double-byte errors, and the remaining SEUs result in multiple-bit and severe errors.     

在SRAM型FPGA中局部重构与配置刷新的兼容方案

SRAM型FPGA开发过程灵活,成本低,并且具有系统局部重构的功能,在航天领域有广泛的应用前景.但该类FPGA对单粒子翻转非常敏感,限制了其在航天领域的应用.配置刷新结合三模冗余的方法能够有效地抑制其单粒子翻转效应的影响,但配置刷新的方法与FPGA的局部重构功能存在资源冲突的问题.提出一种在SRAM型FPGA中同时应用...     

天问一号着陆器双目视觉避障技术

对天问一号双目视觉避障技术的组成、方案及原理进行了介绍,通过图像障碍识别和双目立体地形感知完成天问一号降落过程中的安全着陆点自动选取.通过高分辨率双目匹配和亚像素插值处理,提高远距离双目测量精度;在计算资源严格受限的条件下,采用FPGA作为硬件加速平台,通过功能模块的并行化和流水线设计,提高计算视差和三维信息的速度;为...     

基于FPGA技术的多功能接口控制卡设计

随着测试技术的不断发展,为了满足信号种类、数量繁多的测试需求,考虑实现多路接口信号的复用、处理,提出了基于FPGA技术的开关阵列,及信号采集和激励的设计方案.实现了信号的多路复用、交叉互连、采集和激励,也充分考虑到系统扩展性和性能增长能力,以及实施方案的先进性、可行性,将实用有效地满足自动化测试需求.     

基于FPGA的数字存储示波器

基于FPGA的数字存储示波器,以可编程逻辑器件ACEX1K30TC144-3和89c51单片机为核心,由通道输入调整、数据采集、数据处理、波形显示和操作面板等功能模块组成.系统中的数据采集及数据处理模块,采用了FPGA内制的RAM IP核,使系统的工作频率基本不受外围器件影响,经maxplusⅡ延时分析,其内核频率可以达到40 MHz以上,这对于数据处理速度和实时性要求比较高的应用领域具有重要的意义.     

基于NiosII的SoPC系统在时统系统中的应用开发

N iosII处理器是一种用户可随时配置和构建的32位指令集和数据通道的嵌入式系统微处理器IP核,与传统的8/16位系统相比,无论处理器的结构还是开发手段上都发生了较大变化。本文主要介绍了N iosII的性能特点和基于N iosII的SoPC系统的功能构架,给出了基于N iosII处理器的SoPC系统在时统系统中的一种应用方案。其中重点介绍了该方案的SoPC系统设计实现和软件设计实现。     

电容成像传感器优化设计及其试验研究

为了减小电容层析成像(Electrical Capacitance Tomography,ECT)传感器相邻极板间耦合电容引起电容测量时的噪声值,设计了差分电极传感器系统并对差分电极与测量电极距离进行参数优化。实验系统采用现场可编程门阵列(Field Programmable Gate Array,FPGA)直接数字频率生成模块生成数字量的正弦激励信号,通过D/A转化为正负交流信号分别对测量电极和差分电极进行激励。差分电极与测量电极到管道中点的距离比例约1:1.2时传感器灵敏度最佳,仿真图像误差降低至0.23,图像相关系数提升到0.84;实验中空场时的系统平均信噪比比普通传感器提升了5.10dB,满场时的系统平均信噪比提升了4.50dB,相邻电极对的静止电容减少至38%,而电容变化占用最多测量值,即62%。差分电极传感器系统经过电极之间距离的优化设计,传感器系统性能得到提升,通过实验验证其可行性,并且能够应用在滑油监测。