全文获取类型
收费全文 | 417篇 |
免费 | 52篇 |
国内免费 | 23篇 |
专业分类
航空 | 270篇 |
航天技术 | 58篇 |
综合类 | 33篇 |
航天 | 131篇 |
出版年
2024年 | 3篇 |
2023年 | 27篇 |
2022年 | 23篇 |
2021年 | 39篇 |
2020年 | 39篇 |
2019年 | 25篇 |
2018年 | 13篇 |
2017年 | 17篇 |
2016年 | 20篇 |
2015年 | 21篇 |
2014年 | 20篇 |
2013年 | 30篇 |
2012年 | 16篇 |
2011年 | 20篇 |
2010年 | 19篇 |
2009年 | 10篇 |
2008年 | 19篇 |
2007年 | 36篇 |
2006年 | 13篇 |
2005年 | 16篇 |
2004年 | 10篇 |
2003年 | 15篇 |
2002年 | 9篇 |
2001年 | 3篇 |
2000年 | 3篇 |
1999年 | 5篇 |
1998年 | 4篇 |
1996年 | 6篇 |
1995年 | 2篇 |
1994年 | 3篇 |
1993年 | 1篇 |
1992年 | 4篇 |
1989年 | 1篇 |
排序方式: 共有492条查询结果,搜索用时 321 毫秒
提出了一种面向海量遥感图像高速压缩应用需求的多现场可编程门阵列(FPGA,Field-Programmable Gate Array),即处理器设计方案,包括针对压缩任务中模块间松耦合和模块内强关联的问题,提出了混合式多FPGA并行处理器结构;给出了包含数据均衡分发和码流规则回收的压缩处理机制,提高了同构FPGA的并行效率,确保压缩处理过程的正确性;给出了支持处理器故障和链路故障的结构容错模型,保证压缩处理过程的可靠性;给出了基于分布式外部存储与高速串行总线的多FPGA通信策略,满足海量遥感图像高速压缩的通信要求.实验结果表明:单片同构FPGA的并行效率达93.5%;应用系统的硬件压缩结果与软件压缩结果一致,计算吞吐率达1.6 Gbit/s以上,并具有高可靠性. 相似文献
152.
在概述SOA(面向服务体系架构)的基础上,分析了目前航天工程地面测控软件系统体系架构的特点和不足,提出一种可基于继承、基于面向服务体系结构的多层架构设计思想,以航天器故障仿真系统的设计为例,描述了该架构的具体实现方法。所研制的系统架构耦合度低,在充分继承和复用已有的历史软件部件基础上,能够通过动态配置支持各类航天器故障的仿真,具有易组合、易适应和易复用等优点。 相似文献
153.
敏捷光学卫星自主任务管理系统关键技术分析 总被引:1,自引:1,他引:0
《航天器工程》2016,(4):54-59
针对敏捷光学卫星单轨任务数多,成像模式复杂,应急任务响应速度要求快的特点,提出了一种自主任务管理系统分层架构设计,采用分层递进、逐步细化的方式,便于系统模块化设计和有效降低软件实现的复杂度。文章研究了任务规划与应急重规划、积分时间实时计算、任务执行自主监控3项关键技术,基于此研究成果设计的自主任务管理系统已应用于某敏捷遥感卫星平台,试验结果表明:星上使用自主任务管理系统后,支持成像任务数量提升了5倍,可以有效满足我国后续新型遥感卫星的任务需求。 相似文献
154.
针对电磁环境绘制的研究现状,提出了保持颜色一致性的动态电磁环境绘制算法。明确了绘制中的颜色一致性原则:同一数据值对应同一颜色,绘制图像序列中颜色变化与数据变化保持一致。在颜色一致性分析的基础上,对静态电磁环境的绘制方法进行了修改,使其能够在绘制动态电磁环境时保持颜色的一致性。必要时,颜色与数据值的对应关系可以交互调整或自动调整,以适应数据场的值域变化。实验表明,算法能够在保持颜色一致性的情况下绘制动态电磁环境,直观显示其变化情况,便于用户观察和理解。同时算法可并行执行,在统一计算设备架构下具有较高的执行效率,利于算法的使用。 相似文献
155.
156.
157.
158.
159.
基于自主设计的TTP/C(时间触发协议)总线控制器,提出了开放式DEEC(发动机数字式电子控制器)的冗余架构,将其划分为输入、核心计算及输出3种智能节点,并制定了各个智能节点的任务调度规划图.设计了基于DSP(digital signal processor)+FPGA(field-programmable gate array)的智能节点硬件平台,在此基础上完成各智能节点的软件设计.最后构建了开放式DEEC的PIL(process in the loop)仿真测试平台,以发动机模型为控制对象,展开了状态调节试验和总线故障注入试验.试验结果证明该开放式DEEC是可行的,并具有良好的重构特性. 相似文献
160.
分析了倍频器对芯片原子钟稳定度指标的影响,并以此提出了对倍频器的设计要求。介绍了国内外几种典型的原子钟倍频器,提出了一种基于撞-D调制的芯片原子钟专用锁相倍频器方案,并采用分离器件对该方案进行了验证,实现了与传统铷钟物理系统的闭环锁定,铷原子频标稳定度指标达4.7E-12/s,能满足原子钟的研制需求。基于该方案开展了倍频器芯片的设计和流片,实现了3.4GHz的芯片原子钟专用芯片,与物理系统进行联调锁定后稳定度指标达5.5E-11/s,表明该芯片可满足芯片原子钟的设计要求。 相似文献