一种星载信息系统微系统电路设计

基于星载信息系统高集成化、轻小型化和智能化的发展需求,微系统电路通过SOC/SIP等先进集成电路设计技术将CPU、 FPGA及相关功能的裸芯片高密度集成。相比传统卫星研制方式,微系统电路的体积、重量、功耗显著减小,且产品研制周期由于模块化、通用化设计得以缩减。文章介绍一种基于RISC-V指令集处理器的星载信息系统微系统电路设计方案,采用基于RISC-V指令集的双核处理器作为微系统控制核心;通过架构优化设计集成RISC-V处理器核、 FPGA、存储芯片、接口电路等;考虑空间环境的影响,通过结构级抗辐照加固设计提升微系统电路的在轨运行可靠性。     

航天核心电子设备加速度输入接口电路抗HEMP加固技术研究

提出航天核心电子设备接口电路抗HEMP(高空电磁脉冲 )加固的设计方案 ,并对加速度输入接口电路抗HEMP加固的有关工程实现作了具体介绍 ,为开发新一代具备抗HEMP能力的航天电子产品提供技术借鉴     

神舟飞船百叶窗控制器EMC加固试验的探索与实践

航天设备中普遍采用的DC／DC电源变换器,在高频开关状态下工作时引进了严重的电磁干扰,本文结合具体设备的EMC试验中出现的“超标”现象,对应用Interpoint滤波模块与DC／DC电源变换器模块配套使用的电路进行了具体分析。并介绍了EMC加固试验的探索与实践中,设计必要的补偿电路,采取多种措施降低或抑制各种高频噪声与电磁干扰。消除“超标”现象,达到较好的电磁兼容效果。     

基于Pro/E的三维总剂量分析软件实现及其在微小卫星中的应用

微小卫星基于成本和重量的考虑使用了大量COTS(commercial off-the-shelf,商用货架产品)器件。总剂量效应是制约COTS器件航天应用的主要因素之一。为了更加准确地计算COTS器件的辐射剂量,避免过设计,采用Pro/E二次开发技术自主开发了三维总剂量分析软件。与商业软件Space Radiation在简单模型上进行了对比验证,结果表明自研软件计算结果可信。采用自研软件对在研的型号开展三维总剂量分析,降低了对总剂量敏感器件的抗总剂量要求,减小了屏蔽厚度。     

SRAM的SEU效应及加固技术三维数值模拟

利用TCAD软件,构建了特征尺寸为0.18μm的三维器件模型,采用器件与电路联合仿真的方法,对重离子在静态随机存储器(SRAM)中引起的单粒子翻转(SEU)效应进行了模拟,分析了SRAM单粒子翻转的机理。仿真了各种阻值的反馈电阻对SRAM抗SEU的效果,确定了SRAM单元抗SEU反馈电阻的阻值。仿真结果表明,搭建的仿真平台可为加固型SRAM电路的研制提供仿真平台和设计依据。     

星载抗辐射加固接收DBF ASIC设计与实现

空间环境中存在的大量粒子,其辐射效应,特别是单粒子效应,严重威胁着空间CMOS器件的可靠性。文章首先分析了几种典型的数字单粒子瞬态加固技术,并提出了一种适合接收数字波束形成ASIC的抗辐射加固电路结构。通过对标准ASIC设计流程进行改进,给出了抗辐射加固ASIC设计流程。基于该改进的ASIC设计流程,实现了接收DBF ASIC的研制。     

航天用SRAM型FPGA抗单粒子翻转设计

采用SRAM工艺的FPGA因其性能优异,在空间领域的应用受到重视;但是在空间环境中,SRAM型FPGA易受单粒子翻转的影响而导致逻辑故障或功能中断。文章提出对该类芯片的配置逻辑部分采用回读比较后刷新、对其BRAM部分采用通用自纠错宏的抗单粒子翻转（SEU）设计方案,在牺牲一定的器件性能的情况下,能达到较好的抗辐射效果。     

PWM型电压调节器单粒子效应及加固技术研究

机理分析和地面重离子试验显示,受高能粒子影响,脉宽调制型（Pulse\|Width Modulation,PWM）电压调节器容易产生单粒子瞬态（Single Event Transient,SET）和功能失效。文章分析了可能产生上述异常的原因,提出了一些抗单粒子效应改进设计建议,最后给出了一种基于器件冗余的系统级SEE防护设计方案,在实验室环境下模拟验证了此方案对单粒子效应防护的有效性。该方案可以为有关航天电子设备设计提供参考。
     

抗辐射模拟CMOS集成电路研究与设计

为研究宇宙辐射环境中航天器里的模拟互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)集成电路性能和各种效应,并在辐射效应所产生机制的基础上,从设计和工艺方面提出了模拟CMOS集成电路主要抗辐射加固设计方法.在宇宙环境中,卫星中的模拟CMOS集成电路存在CMOS半导体元器件阈值电压偏离、线性跨导减小、衬底的漏电流增加和转角1/f噪声幅值增加.所以提出了3种对模拟CMOS集成电路进行抗辐射加固的方法:1)抗辐射模拟CMOS集成电路的设计;2)抗辐射集成电路版图设计;3)单晶半导体硅膜(Silicon on Insulator,SOI)抗辐射工艺与加固设计.根据上面的设计方法研制了抗辐射加固模拟CMOS集成电路,可以取得较好的抗辐射效果.     

SRAM FPGA电离辐射效应试验研究

针对SRAM FPGA空间应用日益增多,以100万门SRAM FPGA为样品,进行了单粒子效应和电离总剂量效应辐照试验。单粒子试验结果是:试验用粒子最小LET为1.66 MeV·cm2/mg,出现SEU（单粒子翻转）;LET为4.17 MeV·cm2/mg,出现SEFI（单粒子功能中断）,通过重新配置,样品功能恢复正常;LET在1.66～64.8 MeV?cm2/mg范围内,未出现SEL（单粒子锁定）;试验发现,随SEU数量的累积,样品功耗电流会随之增加,对样品进行重新配置,电流恢复正常。电离总剂量辐照试验结果是:辐照总剂量75 krad(Si)时,2只样品功能正常,功耗电流未见明显变化。辐照到87 krad(Si)时,样品出现功能失效。试验表明SRAM FPGA属于SEU敏感的器件,且存在SEFI。SEU和SEFI会破坏器件功能,导致系统故障。空间应用SRAM FPGA必须进行抗单粒子加固设计,推荐的加固方法是三模冗余（TMR）配合定时重新配置（Scrubbing）。关键部位如控制系统慎用SRAM FPGA。