低压CMOS折叠共源共栅混频器的设计

基于SMIC 0.18μmCMOS工艺,采用一种折叠共源共栅结构,设计实现了一种低压CMOS折叠共源共栅混频器,解决了传统Gilbert混频器中跨导级与开关级堆叠带来的高电源电压问题,以及在跨导级的高跨导、高线性与开关级的低噪声间进行折衷设计的难题.该混频器核心电路尺寸为165μm×75μm,当射频信号、本振信号和中频信号分别为1575.42MHz、1570MHz和5.42MHz时,仿真表明:该混频器转换增益( G_C )为15dB,双边带噪声系数为12.5dB,输入三阶截断点为-0.4dBm,在1.2V的电源电压条件下,功耗为3.8mW,可用于航空航天领域的电子系统中.     

低压NMOS衬底偏置折叠级联输入Gilbert混频器

利用衬底偏置技术和折叠级联输入的方法,采用SMIC 0.18 μm CMOS工艺,解决了在0.8 V电源电压下输入管和开关管的"堆叠"问题,实现了一种低压N沟道金属-氧化物-半导体场效应晶体管衬底偏置折叠级联输入Gilbert混频器,用于某双系统接收机.以其中的GPS(Global Position System)系统为例:射频信号、本振信号和中频信号分别为1575.42MHz,1570MHz和5.42MHz.测试表明:该混频器变频增益超过15.66dB,双边带噪声系数为16.5dB,输入1dB压缩点约为-10dBm,在0.8V的电源电压条件下,消耗功率约为1.07mW.该混频器功耗低、增益高、线性度好,可用于航空航天领域的电子系统.     

一种超低压超低耗NMOS衬底偏置混频器

使用两对NMOS管和衬底偏置技术,采用SMIC 0.18μm CMOS工艺,为卫星导航双系统兼容接收机的射频集成电路芯片设计了一种超低压、超低耗NMOS衬底偏置混频器(NBBM,NMOS Bulk-Biased Mixer).以其中的GPS系统为例:射频信号、本振信号和中频信号分别为1575.42MHz,1570MHz和5.42MHz.测试表明:在1V电源电压下,驱动差分负载阻抗1000Ω时,混频器消耗电流约为1.37mA,变频增益( G_C )超过2.11dB,输入1dB压缩点( P _in-1dB)约为-13dBm;若加入运放驱动,变频增益可超过14dB,但会带来线性度的降低、功耗以及面积的增加.     

一种低压低功耗CMOS运算放大器的设计

采用0.6μm CMOS工艺设计了一种低压低功耗的运算放大器。该放大器利用工作在亚阈值区的CMOS基准源,在此基础上运用了PMOS差分输入级,以及CMOS推挽输出级结构。电源工作电压1.8 V~5.5 V,静态工作电流仅为μA级,并具有80 dB的开环增益、高电源电压抑制比和高共模抑制比等特点。     

用于光互连的2．5Gbps CMOS前置放大器设计

采用TSMC 0.18 μm CMOS工艺设计了用于光互连通信系统的2.5 Gbps前置放大器.该前置放大器采用了具有电压一电流反馈特性的全差分结构.用Cadence Virtuoso软件的仿真结果表明:在光探测器结电容为0.4 pF,1.8 V单电压源供电情况下,电路跨阻增益为80.88 dBΩ,-3 dB带宽可达2.11 GHz,直流功耗26.46 mW.当输入电流信号峰峰值为9.7μA时,输出差分信号摆幅为124 mV.可望工作于以后的光互连通信系统中.     

低功耗CMOS带隙基准电压源的设计

设计了低功耗、高电源抑制比CMOS带隙基准电压发生器电路。其设计特点是采用了共源共栅电流镜 ,运放的输出作为驱动的同时还作为自身的偏置电路 ;使用CSMC标准 0 6 μm双层多晶硅n -wellCMOS工艺混频信号模型 ,利用Cadence的Spectre工具对其仿真 ,结果显示当温度和电源电压变化范围为 - 5 0℃～ 15 0℃和4 5V～ 5 5V时输出基准电压变化小于 1 6mV和 0 13mV ;低频电源抑制比达到 75dB。电路在 5V电源电压下工作电流小于 10 μA。该电路适用于对功耗要求低、稳定度要求高的集成温度传感器电路中     

线性补偿型带隙基准电压源设计

设计了一种高准确度基准电压源电路,电路采用了电流镜技术,运放的输出作为驱动的同时还作为自身的偏置电路,双极晶体管EB结压降作运放的输入,获得正温度系数的电流IPTAT;同理将电阻的压降和双极晶体管EB结压降作运放的输入,获得负温度系数的电流ICTAT,通过电流的减法运算将在整个温度范围内分两段产生不同的补偿电流INL,进而产生不同的补偿电压,并完成对带隙基准电压的分段线性补偿。由此得到温度系数很小的带隙基准电压。采用TSMC0.18μm1.8/3.31P6MCMOS标准工艺,在1.8V电源下,-40℃~130℃温度范围内,仿真结果显示输出电压的温度系数小于1.88ppm/V,低频时电源电压抑制比为-86dB,功耗为237.5μW。     

一种用于逐次逼近ADC的低电压高准确度比较器

设计了一种用于逐次逼近结构ADC中的低电压比较器,比较器由前置开关预放器和动态锁存器组成。前置放大器完成对输入信号进行放大,其高增益提高了比较器的准确度,动态锁存器的正反馈提高了比较器的速度。采用了0.6μm CMOS工艺设计,工作于2.5 V单电源电压,通过详细的电路原理分析和软件SMATSPICE的仿真,得到的分析和仿真结果说明该比较器具有速度快、准确度高、功耗小的特点,适用于逐次逼近结构中的低电压模数转换器。     

一种低压低功耗的环形压控振荡器设计

设计了一种低压低功耗的环形压控振荡器,它由电压电流转换(V to I)电路及5级延迟单元(delay cell)组成。单位延迟单元采用改进型差分结构,提高了上升及下降速度。同时总的延迟环路采用电容滤波技术,进一步改善了相位噪声性能。分析了环形VCO的相位噪声。电路采用SMIC13V33 1P6MLOGIC工艺,电源电压为1.2 V,仿真结果显示:VCO中心频率为350 MHz,调谐范围为(200~500)MHz,谐振在350 MHz时相位噪声位为-89.5 dBc/Hz@10 kHz,输出波形峰值为0.7 V,功耗为1.2 mW。该VCO可以应用于系统时钟锁相环中。     

一种恒跨导轨对轨输入级运算放大器的设计

提出了一种恒跨导轨对轨输入级的结构,从理论上详细分析了这种结构的可行性和优越性,在输入MOS差分对管处于强反型区和弱反型区时,它都能提供几乎不变的跨导,且采用0.6μmCMOS工艺对这种运算放大器进行了模拟仿真,其结果与理论值很相符合。     

多激励频率模式的磁感应层析成像系统

磁感应层析成像(MIT)技术在生物医学检查与诊断中有很好的应用前景。为了实现MIT对生物组织特性信息的获取,设计了具有多激励频率模式的磁感应层析成像系统。系统采用电压激励与测量的工作模式,可选择100 k Hz~4 MHz范围内的单频、扫频和混频3种激励频率模式。系统包括激励源模块、传感器线圈阵列、数据采集和调理模块、数字解调模块,采用现场可编程门阵列(FPGA)控制多路复用器、程控放大器、模拟数字转换器等。经模拟实验测试,多激励频率模式系统所获得的测试数据具有较好的一致性,信噪比在46 d B以上,不同激励频率下采集的电压差数据可用于实现被测介质电导率分布的图像重建。     

超低信噪比调频连续波引信信号小周期态 Duffing振子检测

针对超低信噪比（SNR）下调频连续波（FWCW）引信信号难以检测的问题,结合Duffing振子特性和可停振动系统理论,建立了小周期态Duffing振子检测系统。该系统能够克服传统Duffing振子强参考信号检测的固有缺陷,扩展单个Duffing振子的信号频率检测范围,并降低算法复杂度。在此基础上,分析Duffing振子相轨迹特性,提出了基于小周期态Duffing振子的调频连续波引信信号检测方法。实验结果表明,小周期态Duffing振子检测方法在-30 dB的超低信噪比下对真实调频引信辐射信号的平均检测误差小于1%,验证了本文方法的有效性。      

星载L波段宽带低噪声放大器芯片设计

基于0.25μm 砷化镓赝品高电子迁移率晶体管（GaAs pHEMT）工艺，设计了一款应用于星载微波接收机的L波段单片微波集成电路（MMIC）低噪声放大器（LNA）。该低噪声放大器采用电流复用拓扑结构，降低了芯片的工作电流，节省了宝贵的卫星能量资源；通过两级负反馈方式优化了器件的稳定性和增益平坦度，提高了卫星通信质量；恒流源的偏置结构使得工作电流随工艺波动较小，芯片维持在稳定的工作状态下。测试结果表明：该放大器工作电流为35mA，在频率范围0.9~1.8GHz内，增益大于33dB，噪声系数小于0.6dB，增益平坦度小于0.5dB；芯片尺寸为2.0mm×1.3mm，满足航天产品的高性能小型化应用需求。     

空间色噪声下信号频域检测方法性能分析

水下小孔径阵列的应用环境是色噪声环境,针对超增益波束形成方法在色噪声环境下噪声协方差矩阵估计偏差使阵列空间增益不能达到最大的问题,提出了一种频域超增益波束形成方法(FSD, Super-Directive beamforming in Frequency domain),该方法将宽带接收数据分成多个子带,在每个子带内分别估计噪声协方差矩阵,降低了噪声协方差矩阵的估计偏差,并使用估计得到的噪声协方差矩阵对接收数据解相关.最后使用空间谱检测器检测微弱目标信号.实测噪声数据的仿真结果表明,空间有色噪声环境中FSD方法的检测性能优于传统的时域超增益波束形成方法(TSD, Super-Directive beamforming in Time domain)2 dB,优于频域最小方差无畸变响应(FMVDR, Minimum Variance Distortionless Response in Frequency domain)波束形成方法2 dB.     

CPT原子钟微波信号的设计和分析

根据被动型相干布居囚禁原子钟对微波信号的要求,利用小数分频锁相环技术实现了微波频率综合,并通过优化环路带宽得到最佳的输出相噪。测试结果表明:3 417 MHz微波输出在100 Hz处的相位噪声达到-80 dBc;中心频率±50 kHz范围内的杂散抑制达到54 dB,都接近于理论值。将产生的微波用于所研制的CPT原子钟,获得频率稳定度达到1 000 s内6×10-11-1/2,为目前国外商品钟水平。     

(0.1～1.8)GHz SiGe HBT超宽带低噪声放大电路设计

本文选用SiGe材料低噪声放大芯片，设计了一款(0.1~1.8)GHz小型低功耗超宽带低噪声放大器（LNA）。该LNA采用两级放大结构，负反馈方式实现宽带匹配，级间和输出端匹配采用小阻值电阻提高电路稳定性，电路尺寸为35mm×15mm。测试结果表明：工作频率为(0.1~1.8)GHz，在室温条件下，增益为30dB，噪声系数<0.82dB，增益平坦度<0.5dB，输入输出回波损耗<-10dB，直流功耗为41.8mW；在-40℃低温条件下，增益为32dB，增益平坦度、输入输出回波损耗、直流功耗与室温下一致，噪声系数<0.69dB。设计过程与测试结果验证了本文中使用室温SiGe放大管的S参数计算-40℃温度下该芯片S参数方法的可行性。