可重构芯片体系结构及其发展趋势

可重构芯片同时兼具通用处理器的灵活性和专用处理器的高效性,还具有高可靠性、低能耗、低成本等优点,在半导体产品中逐渐兴起。介绍了目前的一些典型可重构芯片的体系结构,从功能重构实现方式和可重构硬件类型角度分析了可重构芯片的体系结构,探讨了可重构芯片多核异构和可演化的发展趋势。     

基于多信道软件无线电通用平台的测试及故障诊断技术研究

研究多功能可重构软件无线电开发、测试与评估通用平台技术,验证多信道软件无线电技术可实现性,突破平台设备实现级关键技术,通过论证,证明了基于通用平台的测试及故障诊断技术的可行性,及多信道软件无线电在不同应用领域通信系统的适应性和可重构性。     

基于组件化体系结构的可重构车间调度系统研究

针对现有车间调度系统在可重构性、拓展性和开放性等方面的不足,提出了包括数据库层、内核层和外壳层的可重构车间调度系统.在统一的组件化体系架构下,封装现有多种调度模型和算法,并通过调度引擎实现相关模型和算法的匹配和融合;抽取车间调度的通用业务和专用业务,分别采用公用组件和专用组件进行封装,通过标准接口实现不同粒度组件的快速装配和重构.     

机载嵌入式动态可重构计算机设计

动态可重构技术在降低机载嵌入式计算机的体积、重量和功耗方面有巨大的潜力。分析机载应用环境对嵌入式计算机的要求,探讨部分可重构和软件可编程重构两种动态可重构方法,并针对机载嵌入式计算机的需求,从硬件资源利用率、系统灵活性和系统可维护性等方面详细分析比较了两种动态可重构方法。基于部分可重构方法,提出了一种高性能、高灵活的体系结构,有效提高了系统资源利用率,具有深远的军事应用前景。     

基于DDS的无线电引信Chirp信号生成方案设计

为了模拟无线电引信中的Chirp信号,设计了一种基于DDS的无线电引信Chirp信号生成系统的方案。该方案采用PC输出波形控制参数,用DSP进行数字信号处理并控制DDS芯片的总体结构。对PC与DSP芯片的通信接口、DSP芯片与DDS芯片的接口以及软件处理流程进行了详细设计。     

分层变结构可重构飞行控制系统设计

利用奇异摄动理论和变结构控制理论，针对飞行状态的时间尺度差异，构造了可进行角速率重构的内环变结构重构控制系统以及可进行角度重构的外环变结构重构控制系统；同时考虑操纵面偏转角度饱和及偏转速率饱和对系统的影响，设计出一种变结构可重构飞行控制系统。仿真结果表明，该方法具有较强的鲁棒性和较高的重构精度。     

小卫星/小运载可重构多核计算机设计

通过共用小卫星与小运载的电子系统,能够降低卫星发射成本、实现卫星与运载的快速集成及测试、减少卫星的发射与入轨时间,从而达到快速响应自然灾害等突发事件的目的。传统航天器电子系统难以兼顾运载段任务的高实时性和在轨段任务的高可靠性要求,因此本文将多核处理器技术、可重构技术和航天器电子系统设计相结合,提出了基于可重构技术的小卫星/小运载多核计算机设计方案。该设计方案分为运载和在轨两种工作模式,通过现场可编程门阵列(FPGA)的快速重构来实现计算机两种工作模式的快速切换。其中运载模式将FPGA配置成并行构架的三核处理器,通过3个处理器并行计算来提升计算机的处理能力;在轨模式将FPGA配置成冗余构架的三核处理器,通过3个处理器互为冗余备份来提升计算机的长期可靠性。经过基于Markov过程理论的系统可靠性分析,表明系统在轨段的长期可靠性得到显著提升。同时经过地面半物理仿真系统仿真测试,运载段的控制周期可以达到10ms,满足运载段任务的实时性要求。     

基于DSP／BIOS的ARINC429总线接口设计

DEI1016是一种可支持ARINC429总线协议的串行接收、发送器件.介绍了一种基于DEI1016的ARING429通信接口的设计方法,设计了一种基于DSP处理器的429总线转换接口电路,并给出了DEI1016的数据收发过程;软件方面采用嵌入式实时操作系统DSP/BIOS为平台,重点介绍了软件驱动程序的编写.     

基于算子理论的系统可重构性评价与自主重构

针对航天器在轨资源严重受限（包括计算资源、硬件资源以及能量资源）的特点，开展了基于算子理论的航天器姿态控制系统可重构性评价方法和自主重构策略的研究。首先，基于稳定核表示（SKR）和稳定像表示（SIR）的算子理论给出了系统可重构性评价指标，定量地描述了系统的重构能力，突破了基于互质分解理论的系统可重构性评价方法对系统线性性质的局限。同时，基于以上结果，给出了系统可重构性最大边界，为设计人员设计自主重构策略提供了明确的指标；然后，通过在设计阶段考虑系统可重构性，充分挖掘并利用系统重构潜力，为自主重构策略的设计提供理论指导；最后，通过仿真验证了所提方法的有效性和正确性。     

基于MCS-51的应用系统可重构加密技术的设计与实现

为防止MCS-51单片机应用系统被未经授权的仿造,可以通过改变系统的硬件电路及软件程序对单片机应用系统加密。本文在以Intel公司的MCS-51系列单片机为例来介绍单片机应用系统的通用加密技术基础上,分析了其优缺点,并提出一种硬件结合软件、虚实地址相互变换的综合实时加密技术可重构加密技术,以实现单片机应用系统的软硬件综合加密。     

高速矢量处理机的设计与实现

为了满足海量实时处理需求,利用 Butterfly DSP公司的 BDSP91 2 4 /932 0矢量数字信号处理 ( DigitalSignal Processing,DSP)芯片组,设计和实现了一种高速矢量处理机,并给出了该矢量处理机的设计思想和性能指标。最后说明该处理机在合成孔径雷达 ( Synthetic Aperture Radar,SAR)脉冲压缩和其它领域的应用。     

多通道固态调频发射系统

ＳＨＤ－Ａ型多通道固态调频发射机系统主要应用于航空通信系统－点对多点的声音、振动、测控等基带信号的发射与传输。此发射机采用了锁相频率合成器、单机多通道（１－４频道）发射和固态功放电路等技术，与目前国内的晶振固定发射频率调频发射机相比具有发射频率可随意调整、频稳度高、省去了多级倍频器和高阶滤波器，使电路简单可靠、调试方便、性能价格比高。是国内首先将此技术应用于小型固态调频发射机机型，此系统已通过航空     

A flexible processor for a digital adaptive array radar

A digital beamforming processor for an adaptive array radar is described. The functionality and the architecture of the processor are strongly driven by a goal of achieving adaptive null depths in the 60-dB to 70-dB range, which necessitates substantial preprocessing of each channel. In particular, conversion to baseband quadrature channels is accomplished digitally using a single A/D converter per channel, and FIR (finite impulse response) equalizing filters are employed in each channel to match channel transfer functions. The processor is highly modular, and this not only distributes the total processing load, but also the I/O (input/output) bandwidth requirement. This is accomplished by distributing the adaptive beamforming algorithm systolically across a linear array of processing nodes. The processor is expandable to a different number of channels and sufficiently flexible to be applied to other problems of an array signal processing nature. Experimental data presented demonstrate that the processor is capable of supporting channel-to-channel cancellation of interfering signals to the level of -65 dB     

基于FPGA的北斗B1频点接收机 基带信号处理器设计

针对北斗二代B1频点信号比特翻转频繁的问题,设计并实现了基于FPGA的北斗B1频点导航接收机基带处理器.该处理器在信号捕获过程中设计了频率精细搜索的精捕获算法,避免了假捕获并且提高了捕获频率的精度;在载波跟踪环路中设计2阶锁频环辅助3阶锁相环的方案,以提高环路跟踪的动态性能.其中,锁频环和锁相环均设计了对比特翻转敏感的鉴别器,保证环路跟踪的准确性.试验结果表明,该基带处理器设计具有较高精度的捕获频率和良好的高动态跟踪能力.     

COTS星载双模测控应答机基带设计与实现

提出了一种星载双模测控应答机基带设计方案,采用COTS（商用现货）器件实现,能较好解决星载功率受限和空间辐射效应引起的相关问题。测控应答机主处理器由反熔丝FPGA（现场可编程门阵列）实现,可在低功耗条件下保证最基本测控需求,解调上行DPSK（差分相移键控）信号,调制下行扩频信号;协处理器受主处理器控制,由SRAM（静态存储器）FPGA来实现,对上行扩频信号进行解扩解调。测控应答机可根据星载电源功率情况和不同测控任务切换模式,具有成本低、可靠性高、使用灵活等优势。     

ICT图像重建并行处理技术

在ICT图像重建中一般采用的并行系统有阵列处理机、基于多个PC机的MIMD系统、由多个DSP和反投影专用处理器组成的多处理器系统和工作站机群。     

Programmable ultrawideband signal generator for electromagnetic susceptibility testing

Under Phase I of the Defense Advanced Research Projects Agency (DARPA) Networking in Extreme Environments (NETEX) initiative, Multispectral Solutions, Inc. (MSSI) was tasked with the development of a general-purpose, ultrawideband hardware simulator capable of reproducing a wide variety of ultrawideband (UWB) waveforms. The simulator, with UWB outputs from baseband through millimeter wave, was to be used for the purpose of electromagnetic susceptibility testing of legacy military radio, radar, and positioning systems. The ultimate goal of this portion of the Phase I program was the quantitative determination of those UWB parameters (e.g., frequency, power, pulse rate, pulse shape, dithering, etc.) which had the least impact on the operational performance of legacy designs. This describes the development of the MSSI NETEX UWB simulator (BFP1000).     

基于串口通信的虚拟仪器平台的设计与测试

设计了一套基于串口通信的虚拟仪器平台。系统硬件采用DSP平台和PC平台协同工作的模式,其中DSP芯片为协处理器,负责信号采集和预处理。PC平台负责信号分析与工作状态控制,用户可以通过开发好的PC平台软件完成对系统的控制,PC机与DSP的通信采用串口实现。分析了串口通信质量对信号测量的影响,实验结果显示串口通信稳定可靠,通信误码对信号分析影响不大,能够满足串口通信虚拟仪器平台的需求。     

Proposed UWB radar terminology

The term ultra-wideband (UWB) [which was formally defined by DARPA in 1990], for classifying an emerging technology in the field of radar and radio communications is synonymous with the following terms: baseband; video pulse; nonsinusoidal; carrierfree (carrierless); impulse; time-domain; super-resolution; ultra-high resolution; stealthy; spread spectrum; Rayleigh spectrum. The paper lists the terminologies that may be used for the emerging technology of UWB radar.