星载快速跳频系统频率合成方案的设计

通过对直接数字频率合成（ＤＯＳ）和锁相环（ＰＬＬ）相结合实现频率合成的几种方式进行综述，提出一种适合卫星通信的快速跳频频率合成方案。     

具有频率合成器的直波锁相环的设计

简单介绍频率合成技术.对用于半主动导引头的频率合成器直波锁相环方案进行了优化选择.特别对导引头处于“外相参”条件下的锁相状态,及其如何与倒置接收机实现接口,提出了一种在工程上可以实现的最佳方案.     

PLL与DDS的比较及新型DDS PLL的设计

论文针对传统的锁相环(PLL)频率合成方式和直接数字合成(DDS)方式的各自结构原理与优点来进行比较,指出他们的主要难点是在应用中实现宽频带、高分辩率及快速换频的性能,从而提出一种新型的宽频带、换频快、分辨力高的DDS与PLL相结合(DDS&PLL)的频率合成方案,它能在2～30MHz的频率范围内以不大于2ms的时间实现最小间隔为10Hz的换频.     

宽带锁相频率合成器设计

介绍了一种应用于末制导雷达的宽带锁相频率合成器的设计方法。分析了方案的选择以及系统的相位噪声指标,详细介绍了锁相频率合成芯片的特性以及环路滤波器的设计方法,并进行了参数计算和仿真分析。最后给出了电路实物和测试结果,测试结果符合系统指标。该频率合成器具有输出频带宽,相位噪声低,杂散小的特点。     

直接数字合成技术的应用

介绍直接数字合成（ＤＤＳ）技术的原理和当前发展水平。运用该技术改进设计了某型号作战系统中的多普勒频率     

用DDS方法实现MSK调制

介绍了 MSK信号的特点、转换法产生 MSK信号的原理及直接数字频率合成技术 ,提出了用 AD985 4实现 MSK载波调制的方案。研制了基于 DDS方法的 MSK载波调制器 ,通过实验从几个方面对比了模拟转换法和 DDS方法生成的 MSK信号。结论表明 DDS方法能够替代转换法。     

DDS激励PLL频率合成器的研究

频率合成器是现代通信设备的重要组成部分。首先介绍频率合成技术，然后分析了倍频式ＤＤＳ激励ＰＬＬ频率合成器的噪声性能，最后讨论设计中应注意的问题     

集成锁相频率合成器设计

介绍实际应用中使用集成锁相频率合成芯片MB1504构成频率合成器的设计原理和应用方法,以实现小型化,低成本,低功耗,高品质的频率综合器。     

AD9852在小型铷频标频率综合电路中的应用

文章概述了一种利用DDS芯片AD9852实现铷频标频率综合电路的方案,给出了具体结果。这种电路方案具有较高的调节能力,可用于小型铷原子频率标准。     

应用FPGA／DSP技术设计低重复脉冲载波频率测试方法

将FPGA技术与DSP技术相互结合，简要阐述了一种新的、简洁的低重复脉冲载波频率测试的方案．通过搭建开发平剖，验证了方案的有效性和可行性。为国内在低重复脉冲载波频率测试的研制提供借鉴．     

DDS中实现波形压缩的一种方法

直接数字频率合成(DDS)技术,被广泛应用于现代电子系统及设备的频率源设计中.将DDS设计下载到FPGA中,将使系统更为可靠.应用中如何利用有限的FPGA硬件资源,得到高速、高质的DDS是经常要面对的问题.在直接数字频率合成(DDS)设计中利用波形压缩节省FPGA资源.硬件测试证明,该方法可行并完全达到设计要求.     

DDS中实现波形压缩的一种方法

直接数字频率合成(DDS)技术，被广泛应用于现代电子系统及设备的频率源设计中。将DDS设计下载到FPGA中，将使系统更为可靠。应用中如何利用有限的FPGA硬件资源，得到高速、高质的DDS是经常要面对的问题。在直接数字频率合成(DDS)设计中利用波形压缩节省FPGA资源。硬件测试证明，该方法可行并完全达到设计要求。     

多目标频率跟踪系统

文章介绍了一种用于通信干扰，主要可对多个采用调幅．调频，连续波通信方式的地面超短波战术通信电台同时进行载频跟踪并施放干扰的多目标频率跟踪系统。由于采用了频率合成技术和数字记忆相结合的系统，跟踪精度高且快速实时。     

捷变频雷达导引头射频环境仿真及其关键技术

介绍了捷变频雷达导引头的信号特征和对捷变频雷达射频环境仿真的基本方法。着重讨论了瞬时测频仿真方案和射频延迟线仿真方案的工程实现和关键技术 ,指出改进频率校准方法提高频率引导精度是瞬时测频仿真方案的关键技术 ;发展低损耗、宽频带、延迟时间连续可调的高性能射频延迟线是射频延迟线仿真方案的关键技术。对两种仿真方案的特点进行了比较。     

高稳可变频率源的低杂散设计与实现

现代雷达电子对抗广泛使用DRFM 对雷达信号进行采样、存储与处理。传统频率合成技术无法同时满足高性能DRFM 对频率信号的稳定、低杂散、多路相参等指标要求。研究了频率源输出信号的抖动与杂散谐波对采样系统杂散性能的影响,结合传统频率合成技术,设计了基于FPGA和低噪声时钟抖动消除器的频率源电路,并对初级信号的谐波抑制设计了基于带通滤波器和微带滤波器的窄带滤波电路。最后,对系统的测试结果表明,本设计可输出多路频率范围为2．27～2600M Hz（分段）的频率信号,步进小于10kHz。信号相位噪声优于－95dBc／Hz ＠100kHz ,杂散抑制优于－60dBc。     

宽带快速频率合成对通信性能影响分析

文章首先讨论了宽带快速频率合成技术的特点,然后在此基础上分析了其对通信性能的影响,并结合实际情况给出了具体建议。     

对接动力学仿真试验台再现频率指标验证

为验证对接动力学仿真试验台再现对接动力学过程中频率0~6 Hz相对运动的能力,用弹性棒方案再现频率0~6 Hz的碰撞过程,由建模与设计计算选定弹性棒的悬臂长度、刚度和航天器质量等设计参数,仿真分析了碰撞过程的接触碰撞力、变形量与速度,以及再现频率等的影响。结果表明:设计参数合理,精度考核方案可行。     

频率综合器跳频时间测试

为解决用于直接模拟式频率综合器、锁相式频率综合器跳频时间测试方法的不足，提出了一种用调频控制器、合成信号源混频器和示波器等进行测试的改进方法。给出了测试原理和条件。分析和应用结果表明，该方法基本适用于不同的频率综合器，且不影响综合器的正常工作，能真实反映其调频时的工作状态。     

一种小型化的I波段频率合成方法

本文提出了以高频锁相环集成电路和I波段压控振荡器为核心的小型化频率合成方法，介绍了试验情况，给出了试验结果。该方法实现了小体积、低功耗和低元件数量，具有一定的前瞻性和使用价值。     

雷达频率合成器综述

综述适用于雷达系统要求的频率合成器(简称频综)。讨论一些直接影响频综结构选择及其元器件选用的要求;阐述直接和间接合成两种方法,同时列举两者的优缺点和一些代表性实例。在简要讨论其分析过程后,总结了频综的关键元器件及其发展趋势。