干扰机中基于CORDIC算法的检波与鉴相实现

给出了一种在干扰机中适合于FPGA实现的基于CORDIC（Coordinate Rotation Digital Computer）算法的数字检波和数字鉴相方法。首先讨论了CORDIC算法和数字检波算法,并对算法的数字鉴相进行了分析,然后在FPGA中实现算法,并给出了基于算法的数字检波和数字鉴相实现结果。通过资源利用情况及FPGA仿真的结果表明,基于CORDIC算法的数字检波与数字鉴相方法是有效可行的。     

DVB-S接收机中时钟与载波同步的FPGA实现

介绍数字滤波平方定时算法和硬判决型科斯塔斯环的基本原理,并基于这两种算法,用可编程器件FPGA实现DVB-S接收机中的采样时钟同步和载波同步。整个设计基于XILINX公司的ISE平台,用VHDL编程语言通过逻辑综合和仿真在xc3s2000 FPGA芯片上实现。     

基于FPGA的高速FIR数字滤波器设计

分布式算法是一项重要的FPGA技术,广泛地应用在数字信号处理领域。文章介绍了分布式算法原理及其改进,设计了一种高速8阶FIR数字滤波器,并进行了仿真验证。最后,对FPGA资源利用和工作速度两方面做了比较和分析。     

基于FPGA的红外图像运动补偿滤波算法实现

针对运动场景和噪声混叠的红外图像,提出一种基于现场可编程门阵列(FPGA)的红外图像运动补偿滤波算法。首先,算法设计采用运动补偿滤波算法,通过帧间相关性和阈值判断等方法,有效实现图像区域检测分类;其次,对分类后的区域选定不同参数的滤波处理,有效抑制噪声,改善图像显示质量;最后,硬件使用流水线结合并行处理的解决方案,能够有效提高图像处理的速度。实验结果表明:基于FPGA的红外图像运动补偿滤波算法设计资源消耗低,将运行优化算法耗时降低到了1 ms内,为红外图像实时处理应用提供了基础。     

基于FPGA的图像锐化处理系统设计

在图像处理系统中,通常需要图像增强技术来提升图像的某些重要信息特征,以便后续处理。本文针对远距离红外成像图像处理系统的算法需要容易硬件实现且视觉效果良好的要求,提出了一个新的算法,即基于统计特性的图像门限增强算法。FPGA首先完成直方图统计,然后通过分析直方图的特性提取图像门限信息,之后根据门限信息进行图像滤波,最后根据门限信息进行直方图均衡。通过FPGA板级系统验证,以上运算可以得到质量较好的数字图像,该方法效果明显,能为后续的目标分割、识别和匹配提供良好的基础。     

扩频信号快捕算法硬件设计与实现

为提高扩频信号捕获门限及伪码相位捕获准确度 ,在多通道并行捕获技术的基础上介绍块匹配算法和单点多次平滑算法两种相关峰检测方法 ,并在以 FPGA和 DSP为核心的单板系统上实现。其中单点多次平滑算法已应用于工程实际中的软件数据处理算法。实践表明 ,该方法有效地提高了检测门限 2 d B。在 FPGA数字电路设计实现中 ,提出了多个并行捕获通道共用一个载波 NCO,一个伪码 NCO及伪码产生器的方法 ,大大节省了硬件资源 ,在规模为 1.6万门的 FPGA芯片内共设计码并行快捕通道 12 8个。     

一种FPGA在轨重构配置数据压缩算法

对现场可编程门阵列(FPGA)在轨重构配置文件压缩,可以大大减少遥控上注时间。为此,文章利用FPGA配置文件中0值较多的特点,结合游程编码(RLC)及字典编码的优势,提出一种FPGA在轨重构配置数据压缩算法,即结合零游程(Zeros Run Length,ZRL)编码的VLZW压缩算法(简称为ZRL-VLZW算法)。为减小航天器载计算机内存开销,使用索引迭代方式存储字典并限制字典长度。采用航天器常用FPGA多种资源占用比的配置文件,利用ZRL-VLZW、LZW和VLZW算法进行压缩测试比较。结果表明:ZRL-VLZW算法性能优于LZW算法和VLZW算法,可有效进行配置文件的压缩,使在轨重构注入数据上注时间减少为原来的1/20~1/3。     

基于多相滤波的跨信道宽带信号处理技术

首先介绍了实信号的多相滤波信道化体制,讨论了该体制下宽带信号跨信道接收时的信号检测技术以及邻信道虚假信号消除技术。然后详细讨论了各种跨信道宽带信号恢复算法,考虑到可行性和FPGA的硬件可实现性,选用综合滤波器算法进行宽带接收。最后通过MATLAB仿真验证算法的有效性。     

基于互相关函数重构的BOC信号无模糊捕获算法的FPGA设计与实现

BOC信号自相关函数的多峰特性是造成捕获模糊性的直接原因,基于互相关函数重构的BOC信号无模糊捕获算法能够消除BOC信号的捕获模糊性,提高伪码相位的测量精度。对算法进行FPGA设计与实现,并通过Matlab、Modelsim和SignalTap-II进行验证。测试结果表明,算法能够成功捕获到BOC信号,并且SignalTap-II中采集到的多普勒频率及码相位捕获结果与Matlab中计算结果一致,在验证算法可行性的同时证明了FPGA设计的正确性。基于互相关函数重构的BOC信号无模糊捕获算法易于工程实现,具有较高的工程实用价值。     

基于HLS的红外遥感图像连通域快速提取方法

连通域提取是红外遥感图像目标检测算法中的重要组成部分,包含在粗检算法中,能够筛去多数虚警,提升粗检效果,减少检测算法的运算量,降低系统功耗。现有的一些连通域提取算法基于CPU处理方式设计,不适合部署在现场可编程逻辑门阵列(FPGA)硬件端。本文采用高层次综合(HLS)的开发模式,设计了适合FPGA加速的连通域提取方法,相比传统的硬件描述语言开发方法具有更高的灵活性和效率。通过只扫描一次二值图像,将面积、范围和连通信息均记录在远小于图像的等价表中,通过简化标记规则和等价表刷新的方法,既提高了运算速度又节省了大量缓存,最终在硬件平台实测256×256的8 bit图像达到了797帧/s的处理速度。     

探测器图像中值滤波算法的FPGA设计与实现

为解决上位机软件进行中值滤波算法对安检图像预处理速度有限问题,针对探测器的数据发送方式,利用现场可编程门阵列(FPGA)的并行处理能力,对中值滤波算法进行流水线设计,并通过硬件描述语言Verilog进行设计实现。实验证明,改进的算法在处理速度上比传统的冒泡算法提高了70%左右。     

基于FPGA的高性能卫星导航抗干扰处理器设计与实现

卫星导航接收机多采用阵列天线进行抗干扰处理。为提高阵列天线的抗干扰性能,利用FPGA设计并实现一个基于浮点复协方差矩阵求逆的高性能抗干扰处理器。通过选择合理的求逆方法和资源复用策略解决了算法高复杂度和FPGA有限资源之间的矛盾,利用较少的硬件资源获得了良好的权值计算精度和权值更新速度。仿真测试结果表明,处理器干扰抑制效果显著,可以有效提升卫星导航接收机的抗干扰能力。     

一种基于RapidIO总线的高速图像数据传输设计

为解决传统图像处理系统带宽不足的问题,设计了一种基于高速串行RapidIO总线的图像处理系统,该系统通过Camera Link接口接收图像数据,经过FPGA预处理之后,通过RapidIO总线传输到DSP内存中,进行复杂的算法处理。本设计通过FPGA实现了RapidIO接口,采用了基于FIFO缓存的设计方法,来实现Camera Link接口与RapidIO接口间的匹配和转换。试验证明:该系统工作稳定可靠,数据传输速率高,满足应用需求。     

数字正交变换的FPGA实现

文章采用VHDL语言与原理图输入相结合的方法,运用ALTERA公司STRATIX系列FPGA器件,实现了Rader正交变换算法,并用QuartusⅡ和Matlab软件对设计进行了联合仿真,然后将设计下载到FPGA开发板上进行了硬件验证。     

星敏感器抗杂光背景滤波图像处理方法研究

为提高星敏感器抗杂光干扰性能,提出了一种称为背景滤波的全帧型星图处理算法。根据星点和背景不同特征,对背景估计法进行了改进:设定模板尺寸为7"7像素,用模板边缘像素的均值作为中心点的背景估值;将目标点本身引入背景估计,增加目标点权重以抑制背景的残留;设定一较小的固定阈值以分割星点与虚警点,并采用单双点去噪。给出了适宜FPGA并行处理的算法流程。对不同噪声水平下受杂光干扰的星图的处理结果表明:与分块阈值法和高通滤波法相比,背景滤波算法的抗杂光能力更强,虚警率低,星点提取率高,运算简单,便于FPGA实现,有无杂光干扰时的适应性好。     

基于FPGA的模糊PID控制器的设计

本文提出了一种基于VHDL描述、FPGA实现的模糊PID控制器的设计,使用自顶向下的设计流程完成了控制器的VHDL设计,并在一个具体的FPGA芯片上实现了该控制器。由于采用了模糊自整定参数技术和增量式PID算法,本设计既降低了FPGA的资源耗费,又改善了传统PID控制器的控制性能。     

基于可满足性问题求解器的星上FPGA永久损伤容错技术研究

现代卫星广泛使用的FPGA在空间高能粒子的影响下,会产生门电路的永久性损伤。而传统的三模冗余等容错方法不但成倍增加了系统硬件开销,还存在因冗余器件耗尽而失效的风险。因此,提出一种利用FPGA自身冗余资源,修复永久性损伤的容错方案。该方案通过建立FPGA内部资源的功能模型,将容错问题转化为数学上的可满足性问题。并且利用经过改进的GSAT算法对该问题求解,可以获得在功能上与损伤前完全相同的电路结构,及其所对应的FPGA配置文件。将该文件重新下载到FPGA中,可以屏蔽损伤带来的影响,从而达到利用FPGA自身冗余资源容错的目的。通过实验和分析可以看出,本文方案具有对损伤修复成功率高、计算量小和需要内存空间少的特点,因此符合星上计算能力和硬件资源十分有限的实际情况。     

ChirpZ变换的FPGA实现方法

研究用FPGA实现CZT变换的算法推演和硬件结构 ,给出用FPGA计算快速CZT变换的结构框图 ,并把每一个模块映射到可以实现的逻辑结构 ,估计使用的资源 ,结果可为FPGA实现CZT的具体设计参考     

基于离散方波变换的脉冲星微弱信号周期性检测

为满足X射线脉冲星深空导航系统对脉冲星微弱信号周期性检测的要求,提出了一种基于离散方波变换(DSWT)的周期信号检测算法,并给出了其硬件实现方法.首先,通过对比DSWI和FFI变换核的相似性,证明了DSWT算法进行周期性检测的可行性,同时,研究了DSWT对白噪声的抑制作用;其次,DSWT的变换核仅取+1或-1,更适合硬件电路实现,给出了该算法的FPGA实现方法;最后,采用以Xilinx Spartan-3系列FPGA芯片XC3S2000为核心的开发板组成实验仿真系统,分别对实测和仿真脉冲星数据进行实验.结果表明:1.该算法可检测信噪比低于FFT算法;2.在信号输入完毕后3个时钟周期内即可得出计算结果,耗时比FFT算法少三个数量级;3.实现该算法所需的硬件资源少于FFT算法.     

Turbo乘积码技术及其FPGA实现

介绍Turbo乘积码的基本概念,对chase译码算法、硬判决码字的可靠性计算、串行和并行迭代译码算法及其FPGA硬件描述语言的实现作了介绍和仿真,给出了仿真的译码性能曲线。