多通道相控阵天线数字波束合成技术及实现

本文针对多通道相控阵天线数字波束合成的需求，研究多通道阵列波束数据采集和实时处理技术，实现了基于FPGA的多通道数字波束合成系统，完成了对16路阵列信号的数据同步采集、方向图波束合成、数据快速传输与实时处理。实验结果表明:该技术具备良好的工程可实现性，且实验系统工作稳定，合成的方向图各项指标能真实地反映多通道相控阵天线的性能优劣。     

一种基于RapidIO总线的高速图像数据传输设计

为解决传统图像处理系统带宽不足的问题,设计了一种基于高速串行RapidIO总线的图像处理系统,该系统通过Camera Link接口接收图像数据,经过FPGA预处理之后,通过RapidIO总线传输到DSP内存中,进行复杂的算法处理。本设计通过FPGA实现了RapidIO接口,采用了基于FIFO缓存的设计方法,来实现Camera Link接口与RapidIO接口间的匹配和转换。试验证明:该系统工作稳定可靠,数据传输速率高,满足应用需求。     

一种基于FPGA的高斯噪声源设计

针对当前高斯噪声源的应用需求,设计了一种基于FPGA的高斯噪声源。文中采用可定时播种的LFSR产生均匀分布随机序列,其中ADC采集系统噪声产生真随机种子定时为LFSR播种,由此得到的高速均匀分布序列。应用Box-Muller方法将均匀分布序列变换为高斯分布序列。为了实现高速运算变换,以查表方法取代了开方等运算,同时论文采用线性插值的方法大幅度减少查表使用的片内高速存储资源,该方法适宜在FPGA内实现。经过仿真验证原理正确,设计合理,研制的样机合成高斯噪声样点输出率达到250MHz。     

基于FPGA的半硬回收数据采集存储系统设计

文章介绍了基于FPGA的半硬回收数据采集存储系统的多片A/D数据编码技术、有限硬件资源下的大容量Flash读写技术、USB接口设计。利用VHDL语言和QuartusⅡ7.1软件完成了系统设计及软件仿真。实验表明:所设计的系统实现了16通道10 kHz的数据采样和存储,与计算机接口数据传输速率达8 Mbit/s,系统运行稳定可靠。     

基于PCI总线和SDRAM的高速数据采集卡研制

针对被动式毫米波成像系统对高速数据采集的要求,提出了一种基于PCI总线的高速数据采集卡的实现方案。该方案应用了高速AD、FPGA及SDRAM等高速电路,使用FPGA作为主控芯片,利用SDRAM对数据缓存。实现了双通道高速数据同步采集的目标,达到了最高采样率为200Msps、量化精度为8bit、存储深度为每通道4MByte的技术指标。     

FPGA构造支持SDLC同步协议的接口电路

支持SDLG同步协议的信息传输总线，在弹上得到广泛的应用，介绍以FPGA为核心的支持SDLG同步协议接口电路的设计，也给出了实现该设计的原理性框图，介绍了该接口电路的工作过程。该接口电路用VHDL语言设计，能够很好地移植到弹上各种需要支持SDLG同步协议的设备中。     

一种基于时序路径的FPGA接口时序测试方法

针对航天高速高可靠FPGA接口时序测试,分析了FPGA接口类型及测试需求,介绍了一种基于时序路径的FPGA接口时序测试方法,结合时序路径模型,阐述了异步总线接口时序测试的测试流程和计算方法,并给出实际案例。该方法集成了功能仿真和静态时序分析的优点,特别适合极限工况下的FPGA接口时序验证,已经应用到多个航天高可靠FPGA接口测试中,与传统的动态门级时序仿真相比,能显著提高验证效率和测试覆盖率。     

船载USB高速数传实时监测设备设计与实现

设计并实现基于RS-422接口和简化HDLC数据链路规程的船载USB高速数传实时监测设备。设备采用接口适配器实现对不同监测点的接口匹配,应用软件采用面向对象、通用化设计的思想,使用方便,能够及时发现和准确定位故障,解决了测量船内同步串口通信缺乏有效监测手段的难题。     

一种语音和数据同步传输的调制解调器

语音和数据同步传输的基础是高速调制解调、语音压缩编码以及时分多路复用技术，在应用高速调制解调芯片和语音压缩编码芯片的基础上，用软件方法实现了语音和数据的分路与合改，并且试制了具备简单的语音和数据同步传输功能的调制解调器.     

PCI总线专用接口芯片的FPGA实现

介绍用FPGA设计PCI总线专用接口芯片的方法,提出一个多通道传输的新概念,给出PCI总线上DMA 传输的实现方法,并探讨PCI总线上的中断处理机制。此设计成本低、可移植性好,使用灵活,在SOC设计领域中有很好 的工程应用前景。     

基于FPGA实现遥测数据解扰分接的设计

为满足高码速率数据流的分接要求，提出了一种由现场可编程逻辑阵列（FPGA）实现遥测数据解扰分接的设计方案。该方案用-XILINX SpartanⅡ XC2S50芯片实现搜索帧同步、数据解扰和数据分接单元，用超高速集成电路硬件描述语言（VHDL）进行编程，可处理码速率768kb／s的数据流。因用单片FPGA实现。减小了电路体积。     

基于主动排气气囊的着陆缓冲控制系统FPGA设计

主动排气气囊能够保证航天器着陆的稳定性,为了能够精准的控制多气囊差异式排气,文章介绍了一种能够实现该控制功能的现场可编程逻辑门阵列(FPGA)软件系统,其运行于XQR2V1000-4BG575R FPGA上,能够实现对AD采样芯片TLC2543进行驱动和控制、多通道过载数据采集,基于串行滤波器的数据处理、分布式过载判断控制气囊排气等功能。该系统基于FPGA高速多任务并行处理与调度、实时处理多通道数据采集运算,解决了快速响应着陆缓冲控制问题,使着陆缓冲系统能够精确按照舱体实时过载进行差异式主动排气控制,以保证系统工作可靠性和航天器着陆稳定性。该设计通过了系统和专项试验验证,表明了基于主动排气气囊的着陆缓冲控制系统FPGA设计能够保证航天器以规定速度和过载安全着陆地面。     

高速摄像技术在火箭橇头罩分离试验中的应用

火箭橇头罩分离试验中,需要采集头罩分离前后的高速图像。由于火工品爆炸时间短,振动与冲击环境恶劣,普通摄像设备难以满足要求。文章介绍了一种小型化、低功耗、能够适应强振动与冲击环境的高速摄像系统,该系统由具有Camera Link接口的工业相机、图像采编单元和数据存储单元组成,图像采编单元对工业相机图像数据进行编码,并通过LVDS接口传输至数据存储单元;数据存储单元使用FPGA控制SATA接口固态硬盘实现无损图像数据的实时存储。通过减振和自动调光设计,此系统能够适应强振动与冲击环境,并能自动快速适应各种光照环境,已成功应用在某火箭橇头罩分离试验中,实现了分辨率为800×600、帧率为120帧/s的连续图像存储,存储时间不低于30 min,存储的图像数据完整可靠。     

高速智能MULTIBUS总线遥测接口

介绍了高速智能ＭＵＬＴＩＢＵＳ总线遥测接口的设计思想。接口采用了Ｉｎｔｅｌ８０１８６高性能微处理器，在ＭＵＬＴＩＢＵＳ总线上实现了高速数据采集；而在系统实时工作方式下，使遥测数据吞吐率达０．６ＭＢ／ｓ以上，实现了高速遥测数据实时存盘。重点介绍了此接口的设计方案、信息流程、工作方式及使用效果。     

航天器遥控FPGA片上容错设计技术研究

结合深空探测项目研制任务研究遥控数据接收处理电路FPGA片上容错设计技术。在研究航天器遥控数据接收处理电路数据模型的基础上,提出遥控数据接收处理电路FPGA片上小粒度自主备份容错设计方法;应用此新方法进行遥控指令通道FPGA设计优化;针对FPGA缺陷成团性,进行遥控指令通道FPGA布局优化,最终设计出能够自主容错,容错能力更强,可以应对缺陷成团性影响的新一代遥控指令通道FPGA。这一FPGA的实现,验证了文中提出的新方法,也为未来深空探测项目、微小卫星等提供新的遥控产品。     

基于嵌入式平台的GNSS/INS组合导航时间同步方法研究

针对GNSS/INS组合导航数据融合前时间同步问题,提出一种应用FPGA+DSP通用嵌入式平台实现GNSS/INS组合导航时间同步的方法。提出的时间同步系统以GNSS接收机的PPS所触发的可调脉冲作为时标,利用FPGA实现PPS、GNSS和INS的数据采集和时间计数,利用DSP实现同步时间差的计算补偿以及INS数据外推拟合,从而实现GNSS/INS实时数据同步输出。实验结果表明,研制的GNSS/INS组合导航时间同步系统同步精度可达1.5ms,能够满足一般中低精度车载组合导航系统时间同步需求。     

航电系统SCI环型互连的计算机仿真建模

研究可扩展一致性接口 SCI环型互连的计算机仿真问题。作为未来一代航电系统的首选技术 ,SCI互连系统性能的优劣直接影响到飞行器的质量 ,对其性能的评价因此显得尤为重要。文中按照计算机仿真建模的一般方法 ,从 SCI协议的基本原理出发 ,建立了接口和节点模型 ,解决了并发数据交互的仿真时序问题 ,给出了 SCI环型互连的系统仿真模型 ,并通过例子对仿真模型的有效性进行了验证     

一种高速系统级虚拟测试环境实现技术

提出一种针对航天嵌入式软件的系统级虚拟测试环境实现技术。通过该技术实现的系统级虚拟测试环境准确同步每个弹上处理器的运行时间,并模拟各处理器板之间的硬件接口,使基于多处理器的嵌入式软件测试摆脱了半实物环境的制约,提高了测试有效性,缩短了测试周期。该技术利用操作系统提供的进程间通讯机制,构造了可扩展的弹上软件系统级测试环境,并且在实现系统互连的前提下保证了虚拟环境执行的高效率。     

基于USB接口的多通道仿真接口板的设计与实现

利用 USB接口芯片 ISP1 5 81 ,通过接收、存储和循环输出仿真数据的方法。实现了多通道仿真功能 ,并可以接收阵列信号处理器的输出数据。文中介绍硬件系统结构和实现方法。USB驱动程序的开发流程、PC应用程序和 89C5 2固件程序的功能和程序流程     

一种中高速突发QPSK数字解调系统捕获与载波同步算法的研究

文章介绍了一种中高速突发解调处理系统突发捕获与载波同步算法实现,采用相位域突发捕获与同步算法,解决了卫星上行信号幅度变化对突发捕获解调性能的影响,具有突发捕获概率高、载波同步快和解调动态范围大等优点,并且该算法FPGA逻辑资源占用及运行速度在软硬件实现上具有很大优势。