萤火一号火星探测器遥控译码器设计与实现

对萤火一号(YH-1)火星探测器遥控译码器的设计与实现进行了研究.给出了遥控译码器的基本功能及适合深空的通信链路协议,介绍了采用模块化设计的硬件和工作模式.给出了可靠性和安全性保障措施.多次地面试验结果表明:YH-1火星探测器遥控译码器设计合理,与其他设备接口匹配正常,各项设计指标满足任务书的要求,设备运行稳定.     

一种卫星通用遥控指令译码器设计

针对卫星传统遥控指令译码器已经无法满足通用性、适应性、好用易用及批量生产的要求,提出了一种新型遥控指令译码器设计。与传统遥控指令译码器相比,新型遥控指令译码器能够同时适应脉冲编码调制(PCM)遥控体制和空间数据系统咨询委员会(CCSDS)分包遥控体制的两种标准;并且配置了两种输入接口,既能直接接收地面发送的直接指令帧进行译码输出,又能接收星载计算机发出的间接指令帧进行译码输出。新型遥控指令译码器配置的与星载计算机的接口以及具备的自主健康管理功能,非常适用于有智能化自主运行管理需求的卫星。该译码器通用性和适应性强,非常适用于高集成度的抗辐照专用集成电路(ASIC)器件研制,以及高可靠性和长寿命产品的批量生产。新型遥控指令译码器设计已在新遥感平台及相应的卫星研制中得到验证。与传统遥控指令译码器相比,新型遥控指令译码器的功能、性能均得到显著提高。     

一种高速卷积编解码器的FPGA实现

在现场可编程逻辑器件(FPGA)的基础上，采用模块化设计，将超高速集成电路硬件描述语言(VHDL)和原理图混合输入，设计了一种可实现数据高速传输的卷积编码器和维特比译码器。在编码器和译码器中采用(7，3／4)增信删余方式以提高编译码效率。设计的维特比译码器速率可达100Mb／s。     

基于DVB标准的RS码编译码器的实现

论文介绍了DVB标准的RS码的编译码的设计和实现,针对有限域乘法的代数特点,提出了一种新的有限域乘法器结构,大大降低了编译码电路的复杂度。在传统的译码器基础上,设计了新的译码器结构,并用Verilog语言实现了编译码器的各个模块功能,在现场可编程门阵列（FPGA）芯片上实现和验证了该设计结构。     

用于OBDH中的实时多任务操作系统设计

参照欧空局的软件工程规范，研制了为星上数据管理任务服务的实时多任务操作系统ＲＴ８６，它的硬件环境是两个互为冷备份的主控单元（ＭＣＵ），通过１５５３Ｂ串行数据总线与多个远置单元（ＲＴＵ）联接，完成 遥测、遥控及星上多项数据库管理任务。本文介绍了其设计要点，完成星上遥测、遥控及星上多项数据库管理任务。本文介绍了其设计要点，做到了系统设计思路简单清晰，程序于修改维护，可靠性高，它为星上应用软件开发提供了     

RS码在旋转头数字磁记录器中的应用研究

本文讨论了数字磁记录器的差错控制方案以及ＲＳ码在旋转头数字磁记录器中的应用。简介ＲＳ码译码器的实现原理和方法。本文所介绍的原理与方法对ＢＣＨ码译码也适用的。文中给出了用ＥＰＬＤ实现的ＲＳ码译码器的结构．经实验测试，该译码器的速度可以达到４７Ｍｂ／ｓ，并成功地用于旋转头数字磁记录器（模样机）中。文章最后提出了ＲＳ码编译码器设计中有关问题与建议。     

基于CCSDS标准的卫星遥控LDPC编码方案探讨

随着天地一体化及遥控可靠性需求的不断提高,传统卫星遥控标准中广泛采用的BCH码很难满足未来卫星遥控链路复杂多样的需求。为此,文章将卫星遥控指令分为短指令模式和内存上注指令模式两大类,设计低密度奇偶校验(LDPC)编码方案。对于帧长较短的遥控指令,采用3种码长较短的LDPC码,与目前空间数据系统咨询委员会(CCSDS)遥控标准推荐的BCH(63,56)码相比,在误码字率为10~(-5)量级时,可以额外获得4～6dB的增益。对于大数据量的内存上注指令,应用现有CCSDS遥测标准推荐的LDPC(8160,7136)编码方案,当误码字率为10~(-5)量级时,所需信噪比(Eb/N0)约为3.8dB,编码增益约为7dB。为了实现LDPC编码方案,文章设计了与BCH码相似的协议格式,改动量较小且具有良好的兼容性,不会对已有遥控系统产生影响。译码方案采用并行的FPGA译码器架构及最小和译码算法,其译码复杂度较低,硬件实现资源占用较少,具有可行性。     

用BCH码实现内存纠错的一种译码方案

提出一种纠正多个随机错误的内存储器译码器。这种译码器使用ＲＯＭ构成，结构简单，设计灵活，可用计算机辅助设计，适用于设计制造专用单片译码器，具有很大实用价值。     

用于OBDH中的实时多任务操作系统设计

参照欧空局的软件工程规范,研制了为星上数据管理任务服务的实时多任务操作系统RT86,它的硬件环境是两个互为冷备份的主控单元(MCU),通过1553B串行数据总线与多个远置单元(RTU)联接,完成星上遥测、遥控及星上多项数据库管理任务。本文介绍了其设计要点,做到了系统设计思路简单清晰,程序易于修改维护,可靠性高,它为星上应用软件开发提供了通用设计平台。     

萤火一号火星探测器测控通信关键技术

基于深空测控通信特点及其技术难点,对萤火一号(YH-1)火星探测器测控通信分系统设计进行了研究.给出了测控通信方案和分系统构成,介绍了火星-地球超远距离通信,小型化测控通信系统,高灵敏度接收机.高集成度发射机,小型化高稳定频率信标,集成化、小型化遥控指令译码器等关键技术设计及主要技术指标.YH-1火星探测器的测控和数传分系统采用一体化设计方案,在质量10 kg约束条件下,实现了上行遥控通道及下行遥测通道,具备科学数据传输通道及测定轨信号发送的功能,且每个通道均有冗余备份设备.     

一种通用的基四Viterbi算法的实现

文章使用基四的ACS单元来设计高速、低功耗Viterbi译码器。相对于基二的ACS单元,其复杂度提高了一倍。因此,针对于具体FPCA硬件实现,将算法进行了优化,使得更适合于硬件实现。实际结果表明,优化后的算法使得器件资源减少了,复杂度降低了,而且系统性能也得以提升。     

NASA航天飞机遥测数据的维特比译码器

用于处理航天飞机遥测数据的数据通信系统已在新墨西哥白沙靶场这里的遥测主控站JIG-56中建成。因为航天飞机数据进行了卷积编码,因此该数据系统需要Viterbi译码器。但是航天飞机采用的是非标准码,过去勾空间飞行器提供译码器保障的工厂已不再生产这些译码器。由于没有其他公司为航天飞机数据译码设计Viterbi译码器,为此研制了这种所需的译码器。本文叙述了这种译码器的性能要求及其设计。     

一种高速Reed—Solomon译码器的实现结构与Simulink建模仿真

将修正的Euclid算法作为RS译码的核心算法，讨论了一种RS译码算法的原理与实现结构；以最终采用FPGA实现该RS译码算法为目的，使用Simulink工具建立了RS编译码器的精细模型。     

基于SCL的航天器遥控操作平台设计与实现

为了实现对航天器的透明控制，航天器控制中心开发设计了遥控操作平台。首先提出了遥控操作平台的硬件组成及运行环境；其次结合航天器测控任务的需求，进行了软件功能设计，将遥控操作平台分为四个层次、六大功能，并详细描述了其数据流图；最后明确了遥控操作平台的内部、外部接口以及安全性措施。该遥控操作平台已成功地完成了我国同步和近地卫星早期以及长期管理阶段的测控任务，极大地提高了我国航天器测控能力和测控网资源的运行效率。     

小卫星星载容错计算机控制系统软硬件设计

创新一号低轨存储转发通信小卫星是中国第一颗重量在100公斤以下的小卫星，介绍了其星载计算机系统的设计方案。由于卫星采用了计算机集中管理方式，为保证星载计算机的可靠性，设计中对硬件使用了双计算机热备份冗余设计，星载计算机的可靠性同时通过软件和硬件协同容错设计来实现。卫星的星务管理、遥测、遥控、姿态控制、电源管理、通信控制、轨道控制等都需要通过计算机软件完成，介绍了这些软件的主要功能和容错设计。创新一号星载计算机采用了多项新技术，并经过了一年多的飞行测试验证，达到了预定的运行目标，星载计算机圆满完成了各项设计功能，证明了卫星计算机系统的安全可靠。     

基于TSV的星载微系统设计与可靠性实现

基于硅通孔TSV（Through Silicon Vias）的星载微系统，通过硬件框架设计、TSV关键工艺设计、CPS仿真设计、全流程测试及可靠性研究，最终在全国产化高温共烧陶瓷HTCC（High-Temperature Co-fired Ceramics）管壳内集成了抗辐照海量信息处理器、抗辐照大容量存储器、抗辐照微控制器、抗辐照38译码器等器件，形成43 mm×43 mm×5.65 mm的气密性封装星载微系统，具备高可靠、高性能的处理能力以及星上常用的控制和通讯接口，可用于星上载荷信息实时处理及星务平台控制管理，可以有效替代现有的板级产品，实现星载电子系统的小型化、集成化。     

卫星全数字化遥控副载波解调器的设计与实现

提供了一种全数字化遥控副载波解调器的实现方案,包括硬件结构和软件算法的实现。遥控副载波的解调功能完全由软件实现,硬件仅提供一个运算平台,使系统具有通用性。从其性能分析来看,该解调器可以满足遥控副载波解调的要求,并具有重量轻、体积小、功耗低和便于质量控制进行批量生产等特点。     

LDPC码的编译码仿真平台设计

对LDPC码进行仿真是评价LDPC码构造方案和设计编译码器的前提条件。文章基于Matlab开发了LDPC码的一些基本函数和典型函数,这些函数可以分为4类：环、校验矩阵的构造、高斯消去和译码算法。重点介绍了girth分布、高斯消去、PEG—LDPC码、Tanner-LDPC码的实现方法和函数流程。通过与经典文献中的数据进行对比,验证了这些函数的正确性。     

一种结构化LDPC码的部分并行译码器设计

CCSDS标准给出的低密度奇偶校验码(Low Density Parity Check,LDPC)其子矩阵具有不同的列重,这给部分并行译码器的设计带来困难。本文针对如何高效实现CCSDS中LDPC码部分并行译码的问题,根据该类码的准循环特性,将码的校验矩阵分解成3个矩阵的和,提出了一种能够部分并行译码的译码器结构。利用本文提出的方法设计译码器时可以在译码时延和译码复杂度之间进行折中。     

短帧长Turbo编译码的FPGA实现研究

对深空通信中短帧长信息的Turbo编译码FPGA实现进行了研究。设计了Turbo编译码方法,编码由两个分量编码器并行级联组成,选择递归系统卷积码,编码采用特殊行列交织器;译码由两个独立的软输入软输出译码器串行联级联组成,采用近似Log-Map算法。给出了Turbo编译码的现场可编程逻辑阵列(FPGA)实现,给出了Turbo编译码单元的接口和顶层接口时序,以及Map译码单元流程。仿真结果表明:对帧长小于500b、码率为1/2的Turbo编译码器的FPGA实现了编码数据实时输出,译码延时0.45ms,满足输入数据速率要求。实测结果验证了仿真结果与理论性能相符。