基于PCI接口的高速A/D采集电路设计

描述了一种基于PCI总线接口的高速A/D采样电路设计,提出了基本系统构型和硬件设计的开发思路,阐述了高速A/D芯片的选择、智能控制、PCI接口的电路设计,以及信号完整性设计的一般要求。     

基于PCI Express总线的接口模块设计与实现

为满足高度综合化发展对嵌入式处理系统交联信号的多样性要求,提出了一种基于PCI Express总线架构的多功能接口模块的设计实现方案。采用一片FPGA作为逻辑设计芯片,实现了包括FC、RS422、ARINC429、USB、IDE等多种接口,满足了综合化发展对模块功能、功耗和重量等要求,可通用于各类综合处理系统接口设计中。     

基于FPGA的雷达信号模拟

结合 FPGA 嵌入式系统高并行度和控制简单的特点,采用基于可编程逻辑门阵列(FPGA)的直接数字合成(DDS)技术编程实现了雷达信号的模拟,并以雷达线性调频脉冲信号和雷达视频信号的模拟为例,分析了该方法实现雷达信号模拟的原理及具体过程.最后,给出了雷达信号模拟的部分实验结果,并与 DDS 专用芯片的方法进行了详细的比较     

程控高频率精度双路正弦信号产生器设计

给出了用可编程逻辑器件和高速D/A实现DDS的方法,产生高频率精度双路正弦信号.     

基于DSP的测试转台控制系统研究与设计

以锁相环控制为基础研究了转台速率控制系统的设计,利用数字信号处理芯片DSP、高速A/D和D/A芯片(AD7865和AD7836)以及FPGA技术完成了系统硬件电路设计,和关键逻辑电路——指令脉冲发生器、精密移相器、鉴相器的设计,并设计了控制器,给出了软件设计流程和仿真结果。实际运行表明系统稳定可靠,满足了转台的设计性能要求。     

基于DSP+FPGA的数字视频信号处理系统

研制了一种基于FPGA DSP的数字视频信号处理系统,详细分析了系统中视频信号的转换(SAA7113)、视频信号的处理(FPGA DSP)以及与PC机通信(FPGA与USB接口)的工作原理和流程。系统采用模块化设计,计算效率高,工作稳定可靠。     

三轴一体光纤陀螺定位定向系统的导航计算机设计

针对三轴一体光纤陀螺定位定向系统的设计要求,提出了基于DSP和FPGA导航计算机设计方案。主要从硬件设计和软件设计对导航计算机进行了介绍,硬件设计主要讲述导航计算机的设计原理以及DSP和FPGA芯片的选型;软件设计主要阐述了FPGA和DSP各自完成的功能,并对FPGA数据采集及处理以及导航计算机与控制显示器之间的通信进行了说明。经过系统的静态寻北试验及跑车试验验证,设计的导航计算机可满足系统的各项要求。     

基于DDS的无线电引信Chirp信号生成方案设计

为了模拟无线电引信中的Chirp信号,设计了一种基于DDS的无线电引信Chirp信号生成系统的方案。该方案采用PC输出波形控制参数,用DSP进行数字信号处理并控制DDS芯片的总体结构。对PC与DSP芯片的通信接口、DSP芯片与DDS芯片的接口以及软件处理流程进行了详细设计。     

基于PCI总线的电子舱信号群高速采集系统

设计并实现了一种基于PCI总线的高速数据采集系统,主要包括模拟输入、信号调理、模数转换、数据传输存储以及计算机接口等部分.此系统可用于对某型号电子舱信号群进行实时高速采集,其性能和指标均满足要求.     

基于FPGA的高清CCD视频信号预处理电路的设计

在高清CCD图像传感器KAI-2093和视频信号处理芯片AD9847工作原理的基础上,设计了高清CCD成像系统视频信号处理电路。选用FPGA器件作为硬件设计载体,使用VHDL语言对AD9847的初始化配置和驱动时序发生器进行了硬件描述。采用ISE10．1软件对所做的设计进行了功能仿真。仿真结果表明,所研制的高清CCD视频信号处理电路不仅可以满足高清CCD成像系统视频处理的要求,而且性能可靠,使用灵活。     

基于FPGA＋DSP＋DDS芯片的雷达信号发生器设计

现代高科技战争对雷达系统设备的功能与性能提出了越来越高的要求，信号发生器作为雷达系统的重要组成部分也面临着更高的挑战，尤其是在体积、重量、功耗以及性能等方面要求越来越严格。分析了目前信号发生器的设计方法及其优缺点，并提出了一种基于FPGA＋DSP＋DDS芯片的雷达信号发生器设计方法，信号发生器具有频率分辨率高、噪声低、体积小、功耗低和控制简单等特点，且在某型产品中成功应用。     

Nonuniform Three-dimensional Configuration Distributed SAR Signal Reconstruction Clutter Suppression

This paper deals with the problem of clutter suppression in spaceborne distributed synthetic aperture radar (D-SAR) with nonuniform three-dimensional (3D) configuration geometry. In order to make a breakthrough of the configuration limitation of the traditional space time adaptive processing (STAP) based on uniform array and improve the inhomogeneous clutter suppression performance, this paper considers signal reconstruction technique using array interpolation to process the D-SAR signal. An array interpolation signal reconstruction method based on pitching-partition is derived then a signal reconstruction 3D-STAP clutter suppression method applied to nonuniform 3D configuration is proposed. In particular, the proposed method is compared with conventional methods and the performance analysis is carried out based on simulations. The improvement factor (IF) for clutter suppression is imported and reported as a benchmark on the clutter suppression effect.     

精密加工表面粗糙度在线检测系统的研究

介绍一个高精度的激光光纤传感式精密加工表面粗糙度在线检测系统。系统的工作原理基于表面散射理论,综合采用了光强补偿、调制、单通道信号处理以及互补采样等一系列技术,确保了测量的高精度。系统使用了单片微机,包括信号切换、互补采样、运算处理及显示打印等测量全过程,均由单片机控制     

常用雷达视频信号处理算法在FPGA上的实现

采用FPGA技术对雷达原始的视频信号进行求模、视频积累与恒虚警检测处理,克服了DSP处理速度有限、实时性差和ASIC器件灵活性差的问题。详细介绍了求模、视频积累以及恒虚警算法在FPGA芯片上实现的原理和过程,并结合仿真结果说明了利用FPGA进行雷达视频信号处理的优势。     

FFT处理器的FPGA设计

在雷达信号处理中,FFT占有很重要的位置,其运算时间影响整个系统的性能。传统的实现方法速度很慢,难以满足雷达信号处理的实时性要求。针对这一现状,本文研究FFT算法的VHDL程序设计方法;讨论新一代大容量、高速FPGA实现FFT处理中的若干问题;时序分析结果与matlab计算结果相一致,验证了程序的正确性。利用FPGA实现FFT处理,运算速度非常快,可以满足需要高速处理的应用场合。     

ARINC429总线接口设计与实现

ARINC429总线在航空电子系统领域被广泛的应用。本文分析了ARINC429总线的工作原理,根据其数据格式、接口电平要求,给出了由FPGA设计实现ARINC429总线的基本原理,并通过VHDL语言编程,实现了ARINC429总线协议部分,实现了接收和发送功能。采用FPGA器件设计集成ARINC429总线协议的通信芯片,可以有效地提高数据通信模块的处理能力和集成度。通过实际与通用型ARINC429总线芯片的通讯,验证了方案的正确性。     

分层结构的雷达告警设备软件测试方法

雷达告警设备是现代作战飞机不可或缺的雷达对抗设备,主要用于对敌方雷达威胁信号的告警.分析了分层结构的雷达告警设备软件的特点,借鉴集成测试中自底向上增量式集成策略,提出了一种综合运用调试、插桩和仿真的配置项测试方法.测试结果表明,方法对此类以数据处理功能为核心、分层结构设计的嵌入式软件测试,有很好的借鉴作用.     

GNSS receiver for GLONASS signal reception

This paper deals with the latest version of Experimental GNSS receiver built at the Czech Technical University and describes integration of GLONASS signal processing to the receiver. The new FPGA platform Virtex-D Pro by Xilinx is used and enables integration of whole digital signal processing of GNSS receiver into the single chip. The RE unit of the receiver is capable of processing all GLONASS frequency of the Li and L2 bands in two independent RE channels; each channel can process one band. The frequency selection of the appropriate satellite is accomplished in a digital correlator. The development flow of the GLONASS correlator is discussed herein. The complexity of the GLONASS correlator with complexity of GPS correlator is compared. The developed GLONASS correlator was tested in Simuelink tool during development. The next test was carried out using GLONASS simulator and real GLONASS satellite signal.