基于FPGA＋DSP的数字波束形成系统的设计

自适应数字波束形成(ADBF)是新一代相控阵雷达的核心技术.讨论了ADBF的工程实现算法,并给出了一种基于FPGA和DSP结构的数字多波束形成系统模块,该DBF模块具有高速数字波束形成、通道校正、自适应干扰置零功能,在实践中有良好的应用.     

数字信道化接收机的数字处理

为了保证系统的实时性,数字信道化接收机要求具有实时分析处理大量数据的能力。设计实现了一种新的高速数字并行分析系统,该系统能对输入信号的频谱进行分析,检测出雷达信号与干扰信号,并输出其相关参数信息。构建的FPGA+DSP处理系统的结构灵活,开发周期较短,易于维护和扩展,并适于模块化设计。     

基于FPGA的实时图像预处理系统的设计

针对基于DSP实现的实时视频信号处理系统中原始视频数据量大的问题,本文阐述了用FPGA解决该类问题的优势,并举例用FPGA实现图像滤波的数据预处理实例.该设计已通过硬件实现,结果表明是正确有效的.     

基于FPGA的并行数字脉压设计

在超宽带雷达接收系统中,对超大带宽、高数据率和大数据量的基带信号处理,并不再适合采用传统的基于DSP芯片的低速率串行脉压方式.在数字中频接收系统中基于FPGA实现并行多相滤波数字下变频与并行数字脉压的综合设计,采用并行多相FFT和频率抽取IFFT的算法架构,多个并行基带信号同时进行脉压运算,相比传统串行方式能够大大提高处理效率.将数字脉压由雷达信号处理系统提前到数字中频接收系统实现,并基于FPGA实现并行高效处理,对优化雷达系统的接收及处理架构具有重要意义.     

基于FPGA的实时图像预处理系统的设计

针对基于DSP实现的实时视频信号处理系统中原始视频数据量大的问题，本文阐述了用FPGA解决该类问题的优势，并举例用FPGA实现图像滤波的数据预处理实例。该设计已通过硬件实现，结果表明是正确有效的。     

基于主动排气气囊的着陆缓冲控制系统FPGA设计

主动排气气囊能够保证航天器着陆的稳定性,为了能够精准的控制多气囊差异式排气,文章介绍了一种能够实现该控制功能的现场可编程逻辑门阵列(FPGA)软件系统,其运行于XQR2V1000-4BG575R FPGA上,能够实现对AD采样芯片TLC2543进行驱动和控制、多通道过载数据采集,基于串行滤波器的数据处理、分布式过载判断控制气囊排气等功能。该系统基于FPGA高速多任务并行处理与调度、实时处理多通道数据采集运算,解决了快速响应着陆缓冲控制问题,使着陆缓冲系统能够精确按照舱体实时过载进行差异式主动排气控制,以保证系统工作可靠性和航天器着陆稳定性。该设计通过了系统和专项试验验证,表明了基于主动排气气囊的着陆缓冲控制系统FPGA设计能够保证航天器以规定速度和过载安全着陆地面。     

接口分组件单板自动测试系统的硬件设计与实现

介绍一种数字化仿真测试板的设计及其实现。设计中使用了PCI总线,利用DSP和FPGA组合的方式,有 效地满足测试系统速度快、可靠性高的要求。实验证明该方案的实用性和有效性。     

大带宽数字信道化接收及重构系统的实现

基于多相滤波的数字信道化结构具有动态范围大、灵敏度高、多信号同时处理、瞬时带宽大等优点。设计了一种大带宽数字信道化接收重构高效系统。该系统使用正交镜像滤波器实现信号接收及精确重构;利用国产化高速ADC和DAC芯片完成信号形式的转换;利用高性能FPGA芯片完成数字信道化处理。理论仿真和硬件测试结果表明,该系统具有接收和重构多个雷达信号的能力,具备较高的工程应用价值。     

基于WCDMA系统的多路扩频加扰实现方法

WCDMA系统是3G移动通信领域中的主流方案之一,具有很好的技术研究价值。针对WCDMA系统,文章设计了一种能够并行处理32路下行物理链路的扩频、加扰及合路成型的FPGA实现方案。该方案具有高效、正确、资源占用率等特点,是工程实践中一种较好的方法。     

一种简单的适用于警戒雷达的AMTD系统

本文介绍了一种AMTD系统,它的多路滤波器用加权DFT实现,并由杂波参数控制,它有多种工作模式。该系统具有简单、经济、易于实现、性能良好等优点,尤其适用于对老警戒雷达的改造。     

再入遥测实时信号处理系统的数据通道设计

根据再入遥测技术的特征,再入遥测系统应具备实时信号处理的能力和切换工作模式的能力。文中用FPGA控制数据通道,选择PCI作为再入遥测系统与计算机的接口,用浮点DSP实现信号的实时处理。经过仿真测试,该方法符合再入遥测系统的要求。     

基于DSP和FPGA的静电悬浮加速度计控制器设计

针对静电悬浮加速度计高稳定悬浮控制和极微小加速度信号处理需求，设计了一种基于数字信号处理（digital signal processor,DSP)和现场可编程门阵列（field programmable gate array,FPGA)的加速度计控制器。该控制器采用DSP作为主控芯片，FPGA为辅助控制芯片。基于加速度计的工作特性，设计了一种加速度计工作模式切换控制策略，可根据加速度计当前工作状态，自动或者手动切换工作模式。基于加速度计的工作原理和测量需求，设计开发了基于FPGA的比例、积分、微分(proportional integral derivative,PID)控制算法和有限冲击响应(finite impulse response,FIR)滤波算法。为验证该控制器的控制性能，开展了地面高压悬浮实验。结果表明，该控制器及控制算法可以快速准确地实现加速度计稳定悬浮控制和模式切换，并且可以实现软件在轨重构和控制参数在轨更新，为后续重力场探测、空间引力波探测以及自主导航等提供了工程参考依据。     

数字相关法测时差的工程实现

时差测量精度是定位技术的关键指标。传统模拟法的时差测量精度随输入信号的沿宽加大而变坏(相同信噪比),当信号沿宽达到1500ns时,其时差测量精度已不能满足定位系统的要求。而数字相关法能适应不同沿宽的雷达信号时差的高精度测量。介绍了利用A/D、DSP和FPGA等器件搭建的硬件系统来实现数字相关法时差测量的方法。重点讨论了A/D采样模式、数字滤波、相关算法简化、插值技术及最终数据的统计处理。该方法具有一定的普遍适用性。     

一种星载1553B总线远程终端设计

为了满足卫星有效载荷与卫星平台之间可靠的数据通信，实现卫星载荷单机的小型化，优化卫星载荷的性能，提高子系统的集成性，文章提出了利用FPGA，取代CPU、单片机和DSP，来控制1553B总线通信协议芯片JKR65170S6，以实现1553B总线远程终端的功能。采用芯片中16位缓冲零等待模式，设计了两种控制芯片的软件模式流程：中断模式和查询模式，给出了两种控制模式的状态转移图。完成了载荷单机和数管系统的数据通信，并对实现的1553B总线接口功能进行了测试验证。测试结果表明，1553B总线远程终端功能正常，性能良好，接口控制信号时序符合手册时序要求。用FPGA取代CPU、单片机和DSP等的控制，将载荷功能和接口通信集中在FPGA中实现，减小了卫星有效载荷的体积及功耗，增加了系统的可靠性。     

基于快行FIR滤波器的数字下变频设计及FPGA实现

在雷达系统设计中,对接收的宽带回波信号直接进行中频采样,然后数字下变频实现正交解调,这样可减少系统的复杂性,提高微波遥感信号处理器的数字化程度和性能.针对高速数字下变频模块时钟速率高和硬件资源消耗大的设计难点,采用8路并行滤波方法降低时钟速率,并优化了滤波器的实现结构,在DSP48硬件资源消耗上节省大约40％.在FPGA中编程实现了8路快行滤波器的数字下变频模块,最后实验结果表明该方法在2 Gb-ps高速采样率下性能优异,占用硬件资源较少,具有较高的工程可行性和实用性.     

CCD航拍相机实时数据处理系统的设计研究

文章结合某高分辨率CCD航拍相机的实例分析了DSP＋FPGA＋FLASH实时图像处理系统的特点和优越性,并介绍了用于该系统的设计与实现,提出了设计中需要注意的全局时钟和数据交互等几个关键性问题,结合实际工作给出了具体的分析和解决方案。     

美国的NMD系统

按照美国国防部制订的“3 3”计划，为保护美国免遭50个弹头的攻击，基本的国家导弹防御系统（NMD）由地基拦截弹（GBI）或天基拦截弹（SBI）、X波段地基雷达（GBR）、474N地基超视距预警雷达、部署在阿拉斯加前沿的辅助雷达(FBR)、飞行中拦截弹通信系统（IFICS)、天基传感器（第三代国防支援计划(DSP)军用导弹预警卫星和通信卫星）以及作战管理/指挥、控制、通信、计算机和情报（BM/C4I）系统等组成。该系统应能准确地探测、识别并且摧毁来袭的洲际弹道导弹。根据美国和前苏联签署的反导条约（ABM），美国可以建立一个反弹道…     

基于多数字处理器的平板天线伺服控制系统设计

平板自跟踪天线系统以其体积小、功耗低、运输使用方便等优点而具有广阔的应用前景。设计一种具备自动跟踪功能的高集成化平板天线伺服控制系统,伺服控制器以DSP+FPGA架构为控制核心,通过集成Rabbit Core网络模块实现伺服控制系统与监控计算机的通信,最后将伺服控制器和伺服驱动器设计安装在自跟踪天线座内部,实现伺服系统的集成化。伺服系统的设计与实现有助于测控设备的小型化和多目标测控任务的执行,具有一定的工程实用价值。     

基于FPGA的探测器制冷控制系统优化设计

为了给红外探测器提供稳定可靠的温度环境,文章提出了一种以现场可编程逻辑门阵列(FPGA)为核心逻辑控制单元的高精度制冷控制系统,与传统以微处理器为核心的制冷控制系统相比,该系统具有运算速度快、可靠性高、电路结构简单等特点。重点介绍了该制冷控制系统的硬件组成、比例—积分—微分(PID)控制算法和正弦脉宽调制(SPWM)波驱动的软件实现,并总结了FPGA电路的优化设计方法。通过优化设计,极大的减小了逻辑资源占用率。试验结果证明,该制冷控制系统能够实现±0.05K的控温精度,控温精度高,跟踪速度快,稳定性和抗干扰能力比较出色。     

用于微波雷达动目标检测的回波模拟器的设计与实现

文章介绍了一种用于雷达动目标检测的回波模拟器的设计与实现,以FPGA和DDS器件为硬件核心、软硬件相结合的方式,设计了回波模拟器系统,可靠有效地完成了微波雷达的静态、动态实验室调试和测试。该回波模拟器能够满足对雷达运动目标进行回波模拟的要求,降低了系统调试成本,减小了外场实验难度。