

基于 VALOR NPI 的航空电子模块 DFM 分析实现

王大伟

(中国航空无线电电子研究所, 上海 200241)

[摘 要] 为有效解决设计缺陷造成的航空电子模块可制造性问题, 结合航空电子模块产品特点和工艺技术水平, 提出建设基于 VALOR 的航空电子模块可制造性设计自动化设计平台, 实现 DFM 自动化分析与设计, 阐述了 DFM 设计的必要性、技术原理和实现过程, 提出了“三库”构建方法和基于物料清单的印制电路板数据分析方法, 应用结果表明, 提出的方法能够覆盖 PCB 可制造性问题, 提高分析效率。

[关键词] 可制造性设计; 航空电子模块; 新产品导入

[中图分类号] TP391.7 [文献标识码] A [DOA 编码] 10.12175/j.issn.1006-141X.2020.01.11

[文章编号] 1006-141X(2020)01-0062-06

Avionics Module DFM Implementation Based on VALOR NPI

WANG Da-wei

(China National Aeronautical Radio Electronics Research Institute, Shanghai 200241, China)

Abstract: To resolve the manufacturability and reliability problems of avionics modules caused by design defects, a resolution is introduced through constructing the automated Design-For-Manufacture (DFM) software platform based on VALOR NPI combining the avionics module feature and the applied process. The necessity, technical principle, implementation and method are presented. Moreover, the method of Component model library, DFM rule library and AVL knowledge library construction and the PCB data analysis method based on BOM is improved. The results show the improved methods can cover PCB manufacturability problems and enhance analysis efficiency.

Key words: design for manufacture; avionics module; new product introduction.

0 引言

航空业界已经达成共识: 在产品全生命周期过程中, 设计阶段对产品的性能、质量和成本控制起着关键作用。业内人士公认的“十倍定律”表明, 若在概念设计阶段发现并改正一个错误所需费用为 1, 在详细设计阶段改正同一个错误则为 10, 而在生产制造阶段为 100, 并且会直接造成制造周期的延长。可制造性设计 (DFM: Design For

Manufacture) 统计数据表明, 设计费用约占产品总成本的 5%, 但产品总成本 60% 取决于产品的最初设计, 75% 的制造成本取决于设计说明和设计规范, 70-80% 的生产缺陷是由于设计原因造成的, 而约 80% 的设计差错要到制造使用过程才能发现。因此, 在设计阶段把航空电子模块的可制造性、制造经济性、质量稳定性等充分考虑, 才可能达到整个产品“零缺陷设计”和“零缺陷制造”的双重目的。

1 航空电子模块 DFM 设计的必要性

业界数据和问题案例表明,电子模块可制造性设计问题在新产品设计阶段广泛存在。可制造性设计问题,看似尺寸、布局、封装等简单问题,但却严重影响产品的进度、成本、质量和客户满意度。传统的航空电子模块设计过多依赖个人能力,通过试样生产验证的方法进行设计迭代,产品反复修改,研制成本和周期难以控制。引入 DFM 设计,在设计阶段即同步开展 DFM 检查,将产品制造问题在设计阶段发现,并及时进行设计修改,避免了实物反复修改造成的浪费,有助于加速新产品导入(NPI: New Product Introduction)的流程和配置,以便产品快速稳定批产^[1-3]。以下从尺寸、布局、封装三个视角分别给出航空电子模块可制造性设计典型案例,阐述航空电子模块可制造性设计的必要

性。

1.1 尺寸设计问题

某型模块 SOLC-125-02-L-Q-A 连接器半数引脚悬空,未与焊盘接触,造成该批次产品返工焊接。经工艺人员分析发现,问题在于连接器封装设计错误,一端定位孔尺寸比定位销标称尺寸小 0.07mm,器件焊端无法与焊盘贴合,且在焊接时未开展首件检查,即进行批量焊接,焊接后发现连接器一端翘起,如图 1 所示。为纠正该问题,对印制电路板(PCB: Printed Circuit Board)进行改版, SOLC-125-02-L-Q-A 连接器封装按照数据手册要求重新设计,造成了经济损失,并影响了产品交付进度。




图 1 某型模块连接器定位孔尺寸设计问题

1.2 布局设计问题

某型模块中,位号 D8 的闪存(FLASH)器件焊接不良,有分管脚开路。经工艺人员分析,D8 器件未与 PCB 有效贴合、部分管脚与 PCB 焊盘之间有间隙是造成焊接不良的直接原因。进一步分析发现,D8 器件下方存在 R411 和 R412 器件焊盘与其重叠布局的情况,且设计图纸要求 R411 和 R412 短接,短接会影响 D8 器件焊接管脚的共面性,如图 2 所示。即使 R411 和 R412 不进行任何焊接处理,也会因 PCB 的表面热风整平喷锡工艺而使焊盘表面附着有少量焊锡,影响 D8 器件的放置,进而影响器件管脚的共面性。




图 2 某型模块器件布局设计问题

1.3 封装设计问题

某型模块在其他器件已经组装完毕,对最后一件贴装器件进行贴装时,发现该芯片相对应的印制板焊盘封装尺寸偏短,导致该芯片无法准确贴片焊接,印制板整板报废,如图 3 所示。事后发现,该芯片模块是应用多年的成熟产品,设计师没有关注产品的可制造性,重复“创新”,造成严重损失。




图3 某型模块器件封装设计问题

2 航空电子模块 DFM 自动化设计分析的实现

2.1 VALOR NPI 软件平台简介

VALOR NPI 平台是美国 MENTOR 公司的 PCB/PCBA 可制造性分析专业软件平台,它采用基于规则和模型的数据比对分析方法实现 PCB 设计数据自动可制造性分析 workflow,其支持智能的公开数据库 (ODB++: Open Data Base) 文档格式,便于在设计、制造、组装和测试之间进行数据的交换和优化。目前 VALOR NPI 平台的最新版本为 VALOR NPI11.0,可以提供 700 多项生产制造规则检查,这些规则需要用户根据自己企业的产品特点和工艺制程要求进行个性化设置。软件平台需要用户根据企业元器件使用情况,自建元器件三维模型库,软件平台通过调用模型与安装焊盘进行匹配,分析模块产品本身的物理设计与制造系统各部分之间的相互关系,并将其用于产品设计中,以便将产品与整个制造系统融合,进行总体优化,找出潜在的工艺问题,从而确保被检查数据能够快速修正,产品能够顺利生产制造。

2.2 DFM 自动化设计分析关键技术

DFM 自动化设计分析关键技术包括“三库”(AVL 知识库、DFM 规则库、VPL 模型库)构建技术和基于 BOM 的 PCB 数据分析技术。这两项关键技术的原理如图 4 所示。

(1) “三库”构建技术

“三库”构建技术是 DFM 分析的基础,主要包括: VPL 模型库、DFM 规则库和 AVL 知识库。

(a) 虚拟产品线 (VPL: Virtual Production Line) 模型库: VPL 库是包含企业物料编码、制造商信息、器件规格型号和实际封装尺寸的三维立体




图4 DFM 自动化分析与设计技术原理

元器件模型库,是可制造性装配分析的基础,若未建立各元件 3D 的 VPL 精确模型库,则 DFM 分析就无法做到精准,势必出现虚报、误报、漏报严重等现象。只有建立起精确的 VPL 元件模型库,才能精确分析元件间距、引脚与焊盘的关系等。若未建立 VPL 元件模型库,就无法在设计阶段提早发现我们到生产阶段才会发现的焊盘库错用、物料用错、替代料无法替代、焊盘虚焊、元件漂移、连锡、立碑、插件孔太小或太大等各种工艺问题。

(b) DFM 规则库: DFM 规则库包括 PCB 光板分析规则库和 PCBA 装配性分析规则库。软件自带的工艺规则支持 IPC-SM-782 《元器件封装制作标准》、IPC-7525 《钢网模板设计指导》、IPC-TM-650 《测试方法手册》、IPC-A-610 《电子组件的可接受性》等 IPC 标准规则。同时支持工艺规则库的用户自定义、自创建、分类管理,并支持各种 PCBA 焊接工艺方法的管理。

(c) AVL 知识库: AVL 知识库包括元器件寿命风险分析、物料可替代分析、以及 RoHS 分析。LCRA 将元器件的生命周期分为导入 (Introduction)、成长 (Growth)、成熟 (Mature)、衰退 (Decline)、下架 (Phase-out)、停产 (Discontinued) 六个阶段,通过元器件全生命周期供应信息,预警器件采供风险。同时通过大数据进行物料可替代分析,规避设计风险。

(2) 基于 BOM 的 PCB 数据分析技术

将读取的 PCB 设计数据 ODB++ 文件进行物料清单 (BOM: Bill of Material) 解析管理,进一步实现网表分析、PCB 光板分析、PCBA 可装配性分析。

(a) 网表分析: 网表分析能够实现原理图与 PCB 板的网络检查比较, 发现网络短路、断路、少网络、多网络等, 能够实现 PCB 不同版本的 Gerber 数据比较, 自动出具分析报告, 以帮助可制造性审查人员发现因为经验不足造成的 PCB 检查不全面的问题, 使 PCB 检查人员可以在产品投入生产前验证最终的设计数据完整性。

(b) PCB 光板分析: 光板分析具备对钻孔分析、信号层分析、电源/地层分析、阻焊层分析、外框分析、钻孔外形分析、钻孔间分析、表面贴装器件 (SMD: Surface Mounted Devices) 焊盘分析等。实现短路检查、PCB 不同焊盘/线路相互之间间距检查、孔层到信号层焊盘/线路之间间距检查、缺少导通孔 (VIA/PTH: VIA/ Plating Through Hole) 焊盘检查、铜皮/线路到 Rout/Profile 边间距检查、最小焊盘大小, 最小线宽检查、焊盘散热设计检查、检查 SMD 焊盘是否有孔存在、电源地层不同层之间间距检查、环宽检查、少孔/多孔检查、孔大小检查、光学点到/铜皮/丝印、阻焊间距检查、参考点检查、丝印检查。

(c) PCBA 模块装配性分析: 装配性分析主要是验证 PCBA 的可装配性, 包括: 与电子设计自动化 (EDA: Electronics Design Automation) 工具实现 DFM 同步检查, 将问题点在 layout 工具中自动

定位; PCB 基准点 (MARK 点) 分析; 分析元件与 PCB 焊盘不匹配、元件安全间距检查、贴装元件本体到 PCB 焊盘间距检查、元件本体高度检查、元件到板边距离检查、元件装配干涉等问题; 插件分析 (引脚与通孔孔径匹配、引出端引出长度匹配、焊盘分析); 利用 3D 虚拟装配技术实现虚拟装配分析; 实现元器件替代料的装配验证; 能够根据整板产品加工流程进行产品生产工艺匹配性分析。

2.3 航空电子模块 DFM 自动化分析过程

基于 VALOR NPI 的 DFM 设计分析实现过程如图 5 所示。首先是方案设计和原理图设计阶段即可确定是否选用新器件, 若选用新器件则需要申请新的物料编码, 则同步建立新的器件封装和器件 VPL 模型, 之后进行原理图设计。第二阶段是 PCB 布局布线设计, 设计师根据原理图和 PCB 设计要求开展布局布线工作。第三阶段是 DFM 分析, 主要包括: 数据准备、BOM 表生成、网表分析、光板分析、装配性分析、分析报告生成, 然后确认 BOM 表是否存在问题, 确认分析报告是否存在 DFM 问题, 若未通过 DFM 审查, 则根据分析报告进行设计优化, 若通过了 DFM 设计, PCB 则可以投产。最后根据产品生产过程中问题进行 VPL 模型库和 DFM 规则库的更新。




图 5 航空电子模块 DFM 分析流程

(1) 数据准备: ODB++数据是业界标准的数据格式,它将传统的加工装配数据如PCB的网络信息、层叠关系、元件信息、提供给厂家的印制板加工信息、物料信息、各种生产数据包括贴片程序和测试程序等集中在一起。通过EDA设计工具中嵌入的ODB++数据生成器,即可生成相应的PCB文件ODB++数据为DFM平台提供分析的输入数据。

(2) 生成BOM表: 将PCB的BOM整理为DFM平台可识别的形式,确定每一种布局可能使用的EDA元件编号,并对应每一个器件的厂家和VPL模型库。然后,将每一EDA元件编号与所需元器件封装关联。最后,工程师还要确定是否存在几何布局上同样可用的备选元器件。这一步骤可以验证BOM清单的准确性,提早发现PCB设计中所用的元器件封装与实际器件不匹配的问题。

(3) 开展网表分析: 对PCB本身的网络节点设计符合性和合理性进行分析,比较原理图与PCB板的网络是否一致,以及网络本身的设计错误预警。

(4) 开展PCB光板分析: 对PCB本身的可制造性进行分析,分析PCB的钻孔、信号层、电源/地层、阻焊层、SMD焊盘、走线等是否满足制造要求。分析丝印是否会影响焊接质量,并对各个导电介质进行电气距离安全分析检查。

(5) 开展PCBA模块装配性分析: 对PCBA模块装配性进行分析,调用BOM中对应的VPL模型到PCB焊盘,通过DFM规则进行自动化预装配。备选元件编号对应的元器件本体和管脚接触区可能会产生不同的元器件封装图样。虽然BOM和AVL验证可确保元器件封装图样均在双方的可接受容差范围内,但是最终组装时可使用的每种布局对应的元器件组合太多,在实际操作中根本无法一一验证。因此,在组装分析中就需要同时考虑封装布局和焊接工艺,确定最终选用哪个元器件。同时,还可以开展元器件分析,通过元器件分析确定出入最大的情况,确保选用合适元件,获得合理的元器件布局和优质的焊点。在验证备选元器件封装是否真正可用后,就可在产品生命周期前期排除制造问题,大大降低此类故障风险。

(6) 形成分析报告并进行分析: 完成分析之后,软件会根据模板,自动出具DFM分析报告。分析报告一般会根据问题严重程度把问题分为严重、一般、轻微三个等级。产品设计师根据分析报告问题清单进行设计迭代,直到满足产品可制造性要求。

(7) 迭代优化: 在产品制造装配过程中反馈的问题,工艺人员会跟进处理分析,涉及到因DFM自动化设计分析平台的规则库或模型库的缺失,而造成问题没有被发现的。及时更新DFM规则库和VPL模型库,确保同一问题不要重现。

2.4 航空电子模块DFM自动化分析实现

以某型航空电子DPM模块为例,该模块共有73种器件、1052只元器件,其中球栅网格阵列封装/平面网格阵列封装(BGA/LGA: Ball Grid Array/Land Grid Array)器件9种20只、其他SMD集成电路13种30只、CHIP类器件39种933只、其他器件12种30只,通过采用上文所述流程的DFM分析,最后生成DFM分析报告。分析报告属性包括检查类别、问题所在PCB层、参考提示图、问题点坐标、问题参数值、问题文字描述。DFM分析报告共反馈DFM潜在设计问题55项(类),其中布线问题5项、阻焊开窗问题6项、器件布局问题40项、焊盘设计不合理问题1项、器件放置方向问题1项(涉及6个元器件)。整个DFM分析过程能够在4个小时之内完成,而采用纸质检查表(checklist)人工走查的方式大概需要10~16小时,且无法保证检全率。

发现的典型问题(器件重叠)如图6(a)所示,器件N2和N3与两侧大器件干涉,无法正常装配;连接走线直接连接安装孔(虚线阴影区域为禁布区),如图6(b)所示,有受应力断裂的风险。团队成员同步开展了实物审查,审查结果与软件分析结果一致,后续会结合产品实际开展设计优化工作,有针对性的进行设计修改。




图 6 DFM 分析发现的典型问题

3 结束语

航空电子模块 DFM 分析技术的应用难点在于需要结合航空电子产品研发的元器件选用情况和自身特点,开展大量的规则库和模型库的开发工作。因涉及到前期的基础数据的梳理和建模工作,应用过程的迭代优化工作,还需要设计、工艺、物资、制造多部门的协调,由此可见工作必然艰巨、过程注定痛苦。其他标杆企业有成功的应用案例,

也有失败的前车之鉴,为了持续提升设计质量,在电子产品模块 DFM 过程中,需要持续梳理并构建各种模型公用组件(CBB: Common Building Block)、规则 CBB,供设计师和工艺人员共享。

应用 DFM 自动化设计分析平台,为 DFM 知识管理提供坚实的基础,将设计、工艺、制造部门有机地联系起来,能够促进 DFM 自动化设计与分析的标准化、规范化,使得产品的可制造性能够得到保证。工艺人员参与到前端设计,产品设计师也更加关注和理解产品的生产制造,在设计阶段发现和杜绝可制造性质量隐患,也有利于工艺标准化,促进工艺技术应用水平和能力的提升。同时,DFM 审查分析需要结合实际产品研发流程,甚至是再造产品硬件研发流程,在新流程中引入新的规则、标准、模板,在实践中逐步完善,推动航空电子模块产品可制造性水平的提升。

参考文献

- [1] .M FORD. 确保 PCB 组装成功的八个步骤[DB/OL].[2015-12-05].<http://www.mentor.com/valor>.
- [2] .梁万雷,周彤. 表面组装印制电路板基准标记的可制造性设计[J]. 印制电路信息, 2012, (1):63-65.
- [3] .董建树,罗延明,王惠,严宗瑞. PCB 可制造性设计与仿真[J]. 信息化研究, 2014, 40(20): 50-53.

[收稿日期] 2019-07-19